课题基金 / 基金详情

Hardware (Verilog HDL) design for next generation 3D cameras

Hardware (Verilog HDL) design for next generation 3D cameras
下一代 3D 相机的硬件 (Verilog HDL) 设计
批准号:
527339-2018
负责人:
Ding, Yuanli
金额:
$0.33万
依托单位:
依托单位国家:
加拿大
项目类别:
University Undergraduate Student Research Awards
财政年份:
2018
资助国家:
加拿大
项目状态:
已结题
起止时间:
2018-01-01 至 2019-12-31

项目摘要

项目成果

相似基金

相关文献

中文摘要
翻译
点击翻译按钮获取中文摘要
英文摘要
期刊论文(0)
专著(0)
科研奖励(0)
会议论文
国内基金
海外基金
C/Verilog程序的MSVL验证理论与方法
  • 批准号:
    91418201
  • 项目类别:
    重大研究计划
  • 资助金额:
    160.0万元
  • 批准年份:
    2014
  • 负责人:
    段振华
  • 依托单位: