Giga-hertz VLSI-design with asynchronous wave-pipelines

该项目是一个基于Ziel的数字CMOS Schaltungen的千兆赫数字化工程，用于研究和演示VLSI-System中的波形管道。通过对波浪管道的结构、温度和跨度的分析，提出了一种适合于韦尔登管道的通用结构。带有波浪管道的Steuerwerken的设计需要进行研究，并通过传统的同步和可调的Steuerwerken verglichen韦尔登来实现这种低成本的Ausdrucksmächtigkeit、Geschwindigkeit、Fläche、Energie和Betriebssicherwert。Entscheidend für den Systementwurf sind Gesichtspunkte wie Komplankation mit synchronen und elastischen quicken Komponenten sowie Testbarkeit.研究密钥的实用相关性需要韦尔登曲线公钥密码芯片。在1 GHz频率下的布局中，可以通过缓冲区的布局和缓冲区的布局来实现更好的性能和更高的速度。

Das beantragte Projekt hat zum Ziel, den Entwurf digitaler CMOS-Schaltungen im Giga-Hertz-Bereich unter Verwendung asynchroner Wave-Pipelines zu erforschen und die Anwendbarkeit asynchroner Wave-Pipelines für den VLSI-Systementwurf zu demonstrieren. Ausgehend von einer Bewertung von Prozeß-, Temperatur- und Spannungsschwankungen auf asynchrone Wave-Pipeline-Architekturen soll diese generische Architektur auf zyklische Strukturen verallgemeinert werden. Der Entwurf von Steuerwerken mit asynchronen Wave-Pipelines soll dabei erforscht und diese hinsichtlich Ausdrucksmächtigkeit, Geschwindigkeit, Fläche, Energie und Betriebssicherheit mit konventionellen synchronen und asynchronen Steuerwerken verglichen werden. Entscheidend für den Systementwurf sind Gesichtspunkte wie Kommunikation mit synchronen und elastischen asynchronen Komponenten sowie Testbarkeit. Die praktische Relevanz der erforschten Konzepte soll anhand eines Elliptic-Curve-Public-Key-Cryptosystem-Chips nachgewiesen werden. Da dem Layout bei Frequenzen über 1 GHz entscheidende Bedeutung zukommt, sind bekannte Verfahren zur Auslegung und Plazierung der Buffer sowie Abschirmungsmaßnahmen gegen Übersprechen und Rauschen zu bewerten und geeignet weiterzuentwickeln.