Architecture and Design Methodology for Autonomic Systems on Chip

在densten zwei Phasen haben wigezeigent中，称为“组织”（硬件）系统，称为“协作”（协作）自治子系统，称为“协作和实现”（协作）子系统können，称为“特征schaften besitzen”。将“有机计算”定义为“潜力”，将“vlsi系统”定义为“Fähigkeiten Selbst- Organisation”，将“Selbst- heilung”和“Selbst- optimierung”定义为“zustatten”，将“Lernen”定义为“Betrieb”，将“Umgebung”定义为“passen”和“optimieren können”。Das <s:1> bergeordnete Ziel fzr die Phase 3 ist es， die durchfhrbarkeit des entwickelten asc - ansatzes zum Entwurf und zur Implementierung von selbst-organisierenden and selbst-optimierenden VLSI Systemen mittel funktionsfähiger原型现实主义者Anwendungen zzeigen。在第3阶段，自主系统芯片（ASoC）项目将进行演示，通过用户Ansatz、Mehraufwand和einsetzbar进行验证。Zudem werden wir den aktuellen Forschungsstand des Verstärkungslernens（强化学习）在vlsi系统中的应用，如理论和经验分析，芯片统计发现，Prozesse在eine gew<s:1> nschte Richtung lenken werden können。Mehrere realistische Anwendungsfälle von sowohl simulation -也包括基于fpga的ASoC Prototypen werden die Leistungsfähigkeit和die Skalierbarkeit unseres Ansatzes under Beweis stelen。

In den ersten zwei Phasen haben wir gezeigt, dass „organische” (Hardware-) Systeme, die aus kooperierenden autonomen Subsystemen bestehen, so entworfen und implementiert werden können, dass sie lebensähnliche Eigenschaften besitzen. Wir haben gezeigt, dass „Organic Computing“ das Potential besitzt, VLSI-Systeme mit den Fähigkeiten Selbst- Organisation, Selbst-Heilung, und Selbst-Optimierung auszustatten, so dass sie durch Lernen im Betrieb sich an ihre Umgebung anpassen und optimieren können. Das übergeordnete Ziel für die Phase 3 ist es, die Durchführbarkeit des entwickelten ASoC-Ansatzes zum Entwurf und zur Implementierung von selbst-organisierenden und selbst-optimierenden VLSI Systemen mittels funktionsfähiger Prototypen realistischer Anwendungen zu zeigen. In Phase 3 unseres Autonomic System on Chip (ASoC) Projekts werden wir demonstrieren, dass unser Ansatz mit vertretbarem Mehraufwand einsetzbar ist. Zudem werden wir den aktuellen Forschungsstand des Verstärkungslernens (reinforcement learning) in VLSI-Systemen durch theoretische und empirische Analysen vorantreiben, womit wir die auf dem Chip stattfindenden emergenten Prozesse in eine gewünschte Richtung lenken werden können. Mehrere realistische Anwendungsfälle von sowohl simulations- als auch FPGA-basierenden ASoC Prototypen werden die Leistungsfähigkeit und die Skalierbarkeit unseres Ansatzes unter Beweis stellen.