A Platform to Analyze DDR3 DRAM’s Power and Retention Time
A Platform to Analyze DDR3 DRAM’s Power and Retention Time
复制标题
分析 DDR3 DRAM 功率和保留时间的平台
DOI：
10.1109/mdat.2017.2705144
复制
发表时间：
2017
影响因子：
2
通讯作者：
N. Wehn
中科院分区：
文献类型：
--
作者：
M. Jung;D. Mathew;C. Rheinländer;C. Weis;N. Wehn
登录
查看更多内容
关于 DRAM 的新想法：节能与节能
DOI：
--
发表时间：
2014
期刊：
影响因子：
--
作者：
Amir Rahmati;Matthew Hicks;Daniel E. Holcomb;Kevin Fu
通讯作者：
Kevin Fu
基于 FPGA 的测试平台，用于分析 DRAM 的数据保留时间分布
DOI：
--
发表时间：
2013
期刊：
International Symposium on VLSI Design, Automation and Test
影响因子：
--
作者：
Chih;Jin;Chih;D. Kwai;Yung;Cheng
通讯作者：
Cheng
SoC 中的高效可靠性管理 - 近似 DRAM 视角
DOI：
10.1109/aspdac.2016.7428043
发表时间：
2016
期刊：
2016 21st Asia and South Pacific Design Automation Conference (ASP-DAC)
影响因子：
--
作者：
Matthias Jung;Deepak M. Mathew;C. Weis;N. Wehn
通讯作者：
N. Wehn
错误缓解技术对 DRAM 保留故障的功效
DOI：
--
发表时间：
2014
期刊：
影响因子：
--
作者：
S. Khan;Donghyuk Lee;Yoongu Kim;Alaa R. Alameldeen;C. Wilkerson;O. Mutlu
通讯作者：
O. Mutlu
秘密：选择性纠错以降低 DRAM 刷新能耗
DOI：
10.1109/iccd.2012.6378619
发表时间：
2012
期刊：
2012 IEEE 30th International Conference on Computer Design (ICCD)
影响因子：
--
作者：
Chung;De;Yi;Chia;Cheng
通讯作者：
Cheng