Enhanced 3-valued logic/fault simulation for full scan circuits using implicit logic values
Enhanced 3-valued logic/fault simulation for full scan circuits using implicit logic values
复制标题
使用隐式逻辑值对全扫描电路进行增强型三值逻辑/故障模拟
DOI:
--
复制
发表时间:
2004
期刊:
影响因子:
--
通讯作者:
Sudhakar M.Reddy
中科院分区:
文献类型:
--
作者:
Seiji Kajihara;Kewal K.Saluja;Sudhakar M.Reddy
登录
查看更多内容
DOI:
10.1109/ats.2001.990304
发表时间:
2001-11
期刊:
Proceedings 10th Asian Test Symposium
影响因子:
--
作者:
Bernd Könemann;C. Barnhart;B. Keller;T. Snethen;Owen Farnsworth;D. L. Wheater
通讯作者:
Bernd Könemann;C. Barnhart;B. Keller;T. Snethen;Owen Farnsworth;D. L. Wheater
DOI:
10.1145/266021.266297
发表时间:
1997
期刊:
Proceedings of the 34th Design Automation Conference
影响因子:
--
作者:
I. Pomeranz;S. Reddy
通讯作者:
S. Reddy
DOI:
10.1109/test.1995.529842
发表时间:
1995
期刊:
Proceedings of 1995 IEEE International Test Conference (ITC)
影响因子:
--
作者:
I. Pomeranz;S. Reddy
通讯作者:
S. Reddy
DOI:
10.1109/mdt.2002.1033794
发表时间:
2002
期刊:
IEEE Des. Test Comput.
影响因子:
--
作者:
C. Barnhart;Vanessa Brunkhorst;Frank Distler;Owen Farnsworth;A. Ferko;B. Keller;David Scott;Bernd Könemann;Takeshi Onodera
通讯作者:
Takeshi Onodera
DOI:
10.1145/513918.513985
发表时间:
2002
期刊:
Proceedings 2002 Design Automation Conference (IEEE Cat. No.02CH37324)
影响因子:
--
作者:
I. Pomeranz;S. Kundu;S. Reddy
通讯作者:
S. Reddy