A Wide Dynamic Range and Low Bit Error Pixel TDC Suitable for Array Application
A Wide Dynamic Range and Low Bit Error Pixel TDC Suitable for Array Application
复制标题
适合阵列应用的宽动态范围和低误码像素 TDC
DOI：
10.1109/tcsii.2019.2894959
复制
发表时间：
2019-02
影响因子：
4.4
通讯作者：
Sun Weifeng
中科院分区：
文献类型：
--
作者：
Wu Jin;Zhang Pengbo;Shi Shufang;Zheng Lixia;Sun Weifeng
介绍了一种基于宽带锁相环的级联伪三电平时间数字转换器（TDC），用于光子飞行时间测量。在每个像素中，由线性反馈移位寄存器构成的9位伪随机同步计数器作为高级粗TDC。它的计数时钟直接来自作为中间级TDC的同步计数器。低层精细TDC基于时间插值技术，直接利用锁相环产生的低抖动多相时钟信号完成剩余时间的精细量化。此外，适当的定时控制和误差抑制方法实施在建议的TDC。该电路采用TSMC 0.35-<inline-formula><tex-math notation="LaTeX">${\mu }\text{m}$</tex-math></inline-formula>CMOS工艺进行演示。在输入参考频率为10 MHz、电源电压为3.3 V的条件下，宽带锁相环可在146 ~ 450 MHz范围内锁定。TDC的分辨率将从856 ps变为278 ps。在450 MHz时，测得的DNL在<inline-formula><tex-math notation="LaTeX">$15\boldsymbol {\mu }\text{s}$</tex-math></inline-formula>附近为-0.1至0.1 LSB，INL为-0.05至0.2 LSB。
This brief presents a cascade pseudo 3-level time-to-digital converter (TDC) based on wideband phase-locked loops (PLLs) for photon time of flight measurement. In each pixel, a 9-bit pseudo random synchronous counter composed of linear feedback shift register is served as a high-level coarse TDC. Its counting clock is directly coming from the synchronous counter served as the middle-level TDC. The low-level fine TDC is based on time-interpolation technology and directly use the low-jitter multi-phase clock signal generated by the PLL to complete the fine quantization of the residue time. In addition, proper timing control and error suppression methods are implemented in the proposed TDC. The circuit is demonstrated in TSMC 0.35-<inline-formula> <tex-math notation="LaTeX">${\mu }\text{m}$ </tex-math></inline-formula> CMOS process. Under the condition of 10-MHz input reference frequency and 3.3-V supply voltage, the wideband PLL can be locked from 146 to 450 MHz. The resolution of the TDC will change from 856 to 278 ps. At 450 MHz, the measured DNL around <inline-formula> <tex-math notation="LaTeX">$15\boldsymbol {\mu }\text{s}$ </tex-math></inline-formula> is–0.1 to 0.1 LSB and the INL is–0.05 to 0.2 LSB.
登录
查看更多内容
DOI：
10.1109/smicnd.2014.6966414
发表时间：
2014-12
期刊：
2014 International Semiconductor Conference (CAS)
影响因子：
--
作者：
I. Vornicu;R. Carmona-Galán;Á. Rodríguez-Vázquez
通讯作者：
I. Vornicu;R. Carmona-Galán;Á. Rodríguez-Vázquez
DOI：
10.1109/tcsii.2017.2763986
发表时间：
2018-11
期刊：
IEEE Transactions on Circuits and Systems II: Express Briefs
影响因子：
--
作者：
Lei Wang;Chundong Wu;Liang Zhang;Lisong Feng;Juhui Li;Alan Chang;Y. Lian
通讯作者：
Lei Wang;Chundong Wu;Liang Zhang;Lisong Feng;Juhui Li;Alan Chang;Y. Lian
DOI：
10.1109/tvlsi.2014.2343244
发表时间：
2015-08
影响因子：
2.8
作者：
Horng-Yuan Shih;Sheng-Kai Lin;Po-Shun Liao
通讯作者：
Horng-Yuan Shih;Sheng-Kai Lin;Po-Shun Liao
DOI：
--
发表时间：
2015
期刊：
--
影响因子：
--
作者：
F. Villa;R. Lussana;D. Tamborini;A. Tosi;F. Zappa
通讯作者：
F. Villa;R. Lussana;D. Tamborini;A. Tosi;F. Zappa
DOI：
10.1109/tcsii.2016.2554818
发表时间：
2017-02-01
影响因子：
4.4
作者：
Wu, Jin;Jiang, Qi;Sun, Weifeng
通讯作者：
Sun, Weifeng