Comparison of the SET sensitivity of standard logic gates designed in 130 nm CMOS technology
Comparison of the SET sensitivity of standard logic gates designed in 130 nm CMOS technology
复制标题
采用130 nm CMOS技术设计的标准逻辑门的SET灵敏度比较
DOI:
10.1109/miel.2017.8190106
复制
发表时间:
2017
期刊:
影响因子:
--
通讯作者:
R. Kraemer
中科院分区:
文献类型:
--
作者:
M. Andjelkovic;M. Krstic;R. Kraemer
登录
查看更多内容
DOI:
10.1109/iolts.2009.5195993
发表时间:
2009
期刊:
2009 15th IEEE International On-Line Testing Symposium
影响因子:
--
作者:
S. Bota;G. Torrens;B. Alorda
通讯作者:
B. Alorda
DOI:
10.1109/tvlsi.2009.2020391
发表时间:
2009-08
影响因子:
2.8
作者:
Daniele Rossi;J. M. Cazeaux;Martin Omaña;C. Metra;A. Chatterjee
通讯作者:
Daniele Rossi;J. M. Cazeaux;Martin Omaña;C. Metra;A. Chatterjee
DOI:
--
发表时间:
1989
期刊:
影响因子:
--
作者:
X. Zhang
通讯作者:
X. Zhang
DOI:
10.1145/1233501.1233542
发表时间:
2006
期刊:
2006 IEEE/ACM International Conference on Computer Aided Design
影响因子:
--
作者:
M. Choudhury;Quming Zhou;K. Mohanram
通讯作者:
K. Mohanram
DOI:
--
发表时间:
2007
期刊:
Microelectronics and reliability
影响因子:
--
作者:
J. Leray
通讯作者:
J. Leray