A Design Support Tool Set for Interface Circuits Between Synchronous and Asynchronous Modules
A Design Support Tool Set for Interface Circuits Between Synchronous and Asynchronous Modules
复制标题
同步和异步模块之间接口电路的设计支持工具集
DOI：
10.1109/access.2023.3243224
复制
发表时间：
2023
期刊：
影响因子：
3.9
通讯作者：
Saito Hiroshi
中科院分区：
文献类型：
--
作者：
Semba Shogo;Saito Hiroshi
在本文中，我们提出了一个同步和异步模块之间的接口电路的设计支持工具集。为了方便同步和异步模块之间的接口电路的设计，建议的工具集生成接口电路和设计约束的基础上预定义的通信方案。此外，建议的工具集进行时序验证和延迟调整，以保证所产生的接口电路的操作。在实验中，我们评估的延迟和开销的生成的接口电路。所提出的工具集生成的接口电路的延迟和握手开销取决于接收器模块的周期时间。此外，我们设计了一个系统，其中包括一个同步的RISC-V处理器和一个异步多层感知器（MLP）电路使用所提出的工具集。与采用同步MLP电路的系统相比，系统的能耗降低了34.0%。
In this paper, we propose a design support tool set for interface circuits between synchronous and asynchronous modules. To facilitate the design of interface circuits between synchronous and asynchronous modules, the proposed tool set generates interface circuits and design constraints based on a predefined communication scheme. In addition, the proposed tool set performs timing verification and delay adjustment to guarantee the operations of the generated interface circuits. In the experiment, we evaluated the latency and overhead of the generated interface circuits. The latency and handshake overhead of the interface circuits generated by the proposed tool set depend on the cycle time of the receiver module. In addition, we designed a system which consists of a synchronous RISC-V processor and an asynchronous multilayer perceptron (MLP) circuit using the proposed tool set. The energy consumption of the system was reduced by 34.0% compared with a system which uses a synchronous MLP circuit.
登录
查看更多内容
使用 Muller 管道进行时域交叉
DOI：
10.1109/async49171.2020.00014
发表时间：
2020
期刊：
2020 26th IEEE International Symposium on Asynchronous Circuits and Systems (ASYNC)
影响因子：
--
作者：
F. Huemer;A. Steininger
通讯作者：
A. Steininger
一种利用布局约束在商用 FPGA 上设计异步电路的设计方法
DOI：
10.1587/transfun.2020vlp0006
发表时间：
2020
期刊：
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences
影响因子：
--
作者：
OTAKE Tatsuki;SAITO Hiroshi
通讯作者：
SAITO Hiroshi
流水线同步RTL模型到异步RTL模型的转换方法
影响因子：
3.9
作者：
Semba Shogo;Saito Hiroshi
通讯作者：
Saito Hiroshi
基于门控时钟的全局异步局部同步封装电路的 FPGA 实现
DOI：
10.1109/isscs.2007.4292699
发表时间：
2007
期刊：
2007 International Symposium on Signals, Circuits and Systems
影响因子：
--
作者：
Esmaeil Amini;M. Najibi;Zahra Jeddi;Hossein Pedram
通讯作者：
Hossein Pedram
基于时钟门控的全局异步本地同步包装电路
DOI：
10.1109/isvlsi.2006.48
发表时间：
2006
期刊：
IEEE Computer Society Annual Symposium on Emerging VLSI Technologies and Architectures (ISVLSI'06)
影响因子：
--
作者：
E. Amini;M. Najibi;H. Pedram
通讯作者：
H. Pedram