Embedding Binary Perceptrons in FPGA to improve Area, Power and Performance
Embedding Binary Perceptrons in FPGA to improve Area, Power and Performance
复制标题
在 FPGA 中嵌入二进制感知器以改善面积、功耗和性能
DOI：
10.1109/iccad45719.2019.8942071
复制
发表时间：
2019
期刊：
影响因子：
--
通讯作者：
Vrudhula, Sarma
中科院分区：
文献类型：
--
作者：
Wagle, Ankit;Azari, Elham;Vrudhula, Sarma
登录
查看更多内容
快速、节能、现场可编程阈值逻辑阵列
DOI：
--
发表时间：
2014
期刊：
International Conference on Field-Programmable Technology
影响因子：
--
作者：
Niranjan S. Kulkarni;Jinghua Yang;S. Vrudhula
通讯作者：
S. Vrudhula
使用可配置阈值逻辑门降低 ASIC 的动态功耗和泄漏功耗
DOI：
--
发表时间：
2015
期刊：
IEEE Custom Integrated Circuits Conference
影响因子：
--
作者：
Jinghua Yang;Joseph Davis;Niranjan S. Kulkarni;Jae;S. Vrudhula
通讯作者：
S. Vrudhula
Archipelago - 具有工具流程支持的开源 FPGA
DOI：
--
发表时间：
2014
期刊：
影响因子：
--
作者：
H. Liu
通讯作者：
H. Liu
全自旋电子 FPGA 的架构和电路设计
DOI：
--
发表时间：
2018
期刊：
Symposium on Field Programmable Gate Arrays
影响因子：
--
作者：
Stephen M. Williams;Mingjie Lin
通讯作者：
Mingjie Lin
自旋电子阈值逻辑阵列 (STLA) - 紧凑、低泄漏、非易失性门阵列架构
DOI：
--
发表时间：
2012
期刊：
IEEE/ACM International Symposium on Nanoscale Architectures
影响因子：
--
作者：
N. Nukala;Niranjan S. Kulkarni;S. Vrudhula
通讯作者：
S. Vrudhula