Synthesis of Clock Networks with a Mode Reconfigurable Topology and No Short Circuit Current
Synthesis of Clock Networks with a Mode Reconfigurable Topology and No Short Circuit Current
复制标题
具有模式可重构拓扑且无短路电流的时钟网络的综合
DOI：
10.1145/3372780.3375559
复制
发表时间：
2020
期刊：
影响因子：
--
通讯作者：
Ewetz, Rickard
中科院分区：
文献类型：
--
作者：
Uysal, Necati;Cabrera, Juan Ariel;Ewetz, Rickard
部署在物联网中的电路在低性能和高性能模式下运行，以满足可变的频率和功率要求。因此，这种电路的时钟网络必须进行综合，以满足在不同模式下的变化下完全不同的时序约束。整体功耗和对时钟网络变化的鲁棒性由拓扑结构决定。然而，最先进的时钟网络在每种模式下都使用相同的拓扑结构，尽管低性能模式和高性能模式下的时序约束非常不同。在本文中，我们提出了一个时钟网络与模式可重构拓扑（MRT）的电路与正沿触发时序元件。在高性能模式下，通过将MRT结构重新配置为近树来提供所需的对变化的鲁棒性。在低性能模式下，MRT结构被重新配置为树以节省功率。非树（或近树）结构通过适当地构造从时钟源到时钟宿的多个替代路径来提供对变化的鲁棒性，这中和了变化的负面影响。在MRT结构中，或门用于将多个备选路径连接成单个路径。因此，MRT结构不消耗短路功率，因为只有一个门驱动每个网络。此外，通过在结构的一部分中选通时钟信号，可以直接将MRT结构重新配置为树。与最先进的近树结构相比，MRT结构的功耗降低了8%，并且对高性能模式的变化具有类似的鲁棒性。在低性能模式下，使用重新配置时功耗降低16%。
Circuits deployed in the Internet of Things operate in low and high performance modes to cater to variable frequency and power requirements. Consequently, the clock networks for such circuits must be synthesized meeting drastically different timing constraints under variations in the different modes. The overall power consumption and robustness to variations of a clock network is determined by the topology. However, state-of-the-art clock networks use the same topology in every mode, despite that the timing constraints in the low and high performance modes are very different. In this paper, we propose a clock network with a mode reconfigurable topology (MRT) for circuits with positive-edge triggered sequential elements. In high performance modes, the required robustness to variations is provided by reconfiguring the MRT structure into a near-tree. In low performance modes, the MRT structure is reconfigured into a tree to save power. Non-tree (or near-tree) structures provide robustness to variations by appropriately constructing multiple alternative paths from the clock source to the clock sinks, which neutralizes the negative impact of variations. In MRT structures, OR-gates are used to join multiple alternative paths into a single path. Consequently, the MRT structures consume no short circuit power because there is only one gate driving each net. Moreover, it is straightforward to reconfigure MRT structures into a tree by gating the clock signal in part of the structure. Compared with state-of-the-art near-tree structures, MRT structures have 8% lower power consumption and similar robustness to variations in high performance modes. In low performance modes, the power consumption is 16% smaller when reconfiguration is used.
登录
查看更多内容
用于处理电源变化的低功耗时钟树的综合
DOI：
10.1145/1960397.1960408
发表时间：
2011
期刊：
Proceedings. 41st Design Automation Conference, 2004.
影响因子：
--
作者：
Shashank Bujimalla;Cheng
通讯作者：
Cheng
改进了基于链路的非树时钟网络的算法，以减少偏差变异性
DOI：
10.1145/1055137.1055150
发表时间：
2005
期刊：
2015 IEEE/ACM International Conference on Computer-Aided Design (ICCAD)
影响因子：
--
作者：
A. Rajaram;D. Pan;Jiang Hu
通讯作者：
Jiang Hu
DOI：
10.1145/1735023.1735058
发表时间：
2010-03
期刊：
--
影响因子：
--
作者：
C. Sze
通讯作者：
C. Sze
使用近树结构的时钟网络具有成本效益的鲁棒性
DOI：
10.1109/tcad.2015.2391253
发表时间：
2015
影响因子：
2.9
作者：
Rickard Ewetz;Cheng
通讯作者：
Cheng
具有有限延迟缓冲的 CTS 后时钟偏差调度
DOI：
10.1109/mwscas.2009.5236113
发表时间：
2009
期刊：
2009 52nd IEEE International Midwest Symposium on Circuits and Systems
影响因子：
--
作者：
Jianchao Lu;B. Taskin
通讯作者：
B. Taskin