Low-Power All-Digital Multiphase DLL Design Using a Scalable Phase-to-Digital Converter
Low-Power All-Digital Multiphase DLL Design Using a Scalable Phase-to-Digital Converter
复制标题
使用可扩展相数转换器的低功耗全数字多相 DLL 设计
DOI：
10.1109/tcsi.2019.2945086
复制
发表时间：
2019
期刊：
影响因子：
--
通讯作者：
K. Hofmann
中科院分区：
文献类型：
--
作者：
N. Angeli;K. Hofmann
登录
查看更多内容
基于 FPGA 的相位检测器，用于具有皮秒分辨率的高速时钟
DOI：
10.1109/nssmic.2013.6829780
发表时间：
2013
期刊：
2013 IEEE Nuclear Science Symposium and Medical Imaging Conference (2013 NSS/MIC)
影响因子：
--
作者：
A. Hidvégi;P. Geßler;H. Kay;V. Petrosyan;G. Petrosyan;L. Petrosyan;A. Aghababyan;C. Stechmann;K. Rehlich;C. Bohm
通讯作者：
C. Bohm
12.8 Gb/s/链路三模式单端内存接口
影响因子：
5.4
作者：
A. Amirkhany;Jason Wei;N. Mishra;Jie Shen;W. Beyene;Catherine Chen;T. Chin;D. Dressler;Charlie Huang;V. Gadde;M. Hekmat;K. Kaviani;H. Lan;P. Le;Mahabaleshwara;C. Madden;S. Mukherjee;L. Raghavan;Keisuke Saito;D. Secker;A. Sendhil;R. Schmitt;H. Fazeel;G. Srinivas;Ting Wu;C. Tran;A. Vaidyanath;K. Vyas;Ling Yang;Manish Jain;Ken Chang;Xingchao Yuan
通讯作者：
Xingchao Yuan
1.5–3.3 GHz、0.0077 mm2、7 mW 全数字延迟锁定环，带无死区相位检测器，采用 $0.13~mu ext{m}$ CMOS
DOI：
10.1109/tcsi.2017.2715899
发表时间：
2018
期刊：
IEEE Transactions on Circuits and Systems I: Regular Papers
影响因子：
--
作者：
Erkan Bayram;A. Aref;M. Saeed;R. Negra
通讯作者：
R. Negra
2GHz 至 7.5GHz 正交时钟发生器，采用数字延迟锁定环，用于 14nm CMOS 中的多标准 I/O
DOI：
10.1109/vlsic.2014.6858375
发表时间：
2014
期刊：
2014 Symposium on VLSI Circuits Digest of Technical Papers
影响因子：
--
作者：
A. Elshazly;A. Balankutty;Yan;Kai Yu;F. O’Mahony
通讯作者：
F. O’Mahony
用于测量高速信号的眼图和抖动直方图的 12.5 Gb/s 片上示波器
DOI：
10.1109/tvlsi.2013.2265895
发表时间：
2014
影响因子：
2.8
作者：
Behzad Dehlaghi;S. Magierowski;L. Belostotski
通讯作者：
L. Belostotski