A Digitally Assisted Gain and Offset Error Cancellation Technique for a CMOS Pipelined ADC with a 1.5-bit Bit-Block Architecture
A Digitally Assisted Gain and Offset Error Cancellation Technique for a CMOS Pipelined ADC with a 1.5-bit Bit-Block Architecture
复制标题
具有 1.5 位位块架构的 CMOS 流水线 ADC 的数字辅助增益和偏移误差消除技术
DOI：
--
复制
发表时间：
2007
期刊：
影响因子：
--
通讯作者：
S.Tanaka and Y.Sugimoto
中科院分区：
文献类型：
--
作者：
H.Sakurai;S.Tanaka and Y.Sugimoto
登录
查看更多内容
具有近乎固有单调性的流水线 A/D 转换技术
DOI：
10.1109/82.401178
发表时间：
1995
期刊：
IEEE Transactions on Circuits and Systems Ii: Analog and Digital Signal Processing
影响因子：
--
作者：
P. Yu;Hae
通讯作者：
Hae
用于流水线 A/D 转换的固有线性电容器误差平均技术
DOI：
10.1109/82.826750
发表时间：
2000
期刊：
IEEE Transactions on Circuits and Systems Ii: Analog and Digital Signal Processing
影响因子：
--
作者：
Y. Chiu
通讯作者：
Y. Chiu
12 位 1Msample/s 电容器误差平均流水线 A/D 转换器
影响因子：
5.4
作者：
B. Song;M. Tompsett;K. Lakshmikumar
通讯作者：
K. Lakshmikumar
85 mW、10 b、40 Msample/s CMOS 并行流水线 ADC
DOI：
10.1109/4.364430
发表时间：
1995
期刊：
IEEE J. Solid State Circuits
影响因子：
--
作者：
Katsu Nakamura;Masso Hotta;L. Carley;D. Allstot
通讯作者：
D. Allstot