课题基金 / 基金详情

Qualitätsorientierte Synthese großer Funktionen in reversibler Logik

Qualitätsorientierte Synthese großer Funktionen in reversibler Logik
可逆逻辑中大函数的面向质量的综合
批准号:
147703507
负责人:
Professor Dr. Rolf Drechsler
金额:
$0.0万
依托单位国家:
德国
项目类别:
Research Grants
财政年份:
2009
资助国家:
德国
项目状态:
已结题
起止时间:
2008-12-31 至 2011-12-31

项目摘要

项目成果

Professor Dr. Rolf Drechsler的其他基金

相似基金

相关文献

中文摘要
翻译
点击翻译按钮获取中文摘要
英文摘要
Die enormen Fortschritte der Halbleiterindustrie in den vergangenen Jahrzehnten haben dazu geführt, dass integrierte Schaltungen mittlerweile jeden Bereich des alltäglichen Lebens erfassen. Computer und Mikrochips sind unersetzlich geworden. Weitere Verbesserungen werden regelrecht erwartet. Dabei ist offensichtlich, dass die Entwicklung der vergangenen Jahre nicht beliebig fortgesetzt werden kann. Seit den 70er Jahren hat sich die Anzahl an Komponenten auf einem Schaltkreis ca. alle 18 Monate verdoppelt. Rechnet man dieses exponentielle Wachstum für die Zukunft hoch, erreicht man zwangsläufig in etwa 20 Jahren die atomare Ebene. Darüber hinaus wird der Energieverlust und verbunden damit die Wärmeabgabe von aktuellen Schaltkreisen zu einem immer größeren Problem. Daher wird derzeit intensiv an Alternativen zu traditionellen Technologien (wie CMOS) geforscht. Reversible Logik bietet hier viel versprechende Möglichkeiten. Im Gegensatz zu traditioneller Logik, werden dabei reversible Schaltkreise realisiert; das heißt, aus einer Belegung der Ausgänge lässt sich auch auf die Belegung der Eingänge schließen. Dies findet Anwendung in aufkommenden neuen Technologien wie Quantum Computing, Optical Computing oder DNA Computing. Darüber hinaus kann reversible Logik im Bereich des Low-Power Designs, der Nanotechnologie, der Kryptographie sowie bei Kodierungen (z.B. von Musik oder Videos) verwendet werden. Allerdings unterscheidet sich der Entwurfsablauf für reversible Logik zum Teil deutlich von dem für traditionelle Schaltkreise. So sind zum Beispiel Verzweigungen (FANOUTs) oder Speicherelemente (FlipFlops) nicht erlaubt. Entsprechend müssen die Verfahren zur Synthese, Verifikation oder Diagnose angepasst bzw. neu entwickelt werden. Bisher ist dies nur für relativ kleine Funktionen bzw. Schaltkreise gelungen. Im Rahmen des Projektes sollen zunächst Methoden zur Synthese von großen reversiblen Funktionen auf Gatterebene entwickelt, analysiert und ausgewertet werden. Da sich die Syntheseergebnisse für größere Funktionen nicht mehr händisch überprüfen lassen, ist darüber hinaus die Entwicklung automatisierter Verfahren zur Verifikation und Diagnose von reversiblen Schaltkreisen geplant. Die resultierenden Methoden sollen anschließend in einem einheitlichen Entwurfsablauf zusammengeführt werden.
期刊论文(0)
专著(0)
科研奖励(0)
会议论文
MANIAC: BDD Manipulation for Approximate Computing
Entwicklung eines durchgängigen Verifikationsablaufes für den ESL Entwurf
Formaler Robustheitsnachweis im computergestützten Schaltkreisentwurf
  • 批准号:
    61273444
  • 项目类别:
    Research Grants
  • 资助金额:
    $0.0万
  • 财政年份:
    2008
  • 负责人:
    Professor Dr. Rolf Drechsler
  • 依托单位:
Effiziente Erfüllbarkeitsalgorithmen für die Generierung von Testmustern
海外基金