Entwicklung eines durchgängigen Verifikationsablaufes für den ESL Entwurf

为 ESL 草案制定一致的验证流程

• 批准号: 188461301
• 负责人: Professor Dr. Rolf Drechsler
• 金额: --
• 依托单位: Arbeitsgruppe Rechnerarchitektur und Zuverlässige Eingebettete Systeme
• 依托单位国家: 德国
• 项目类别: Reinhart Koselleck Projects
• 财政年份: 2011
• 资助国家: 德国
• 起止时间: 2010-12-31 至 2017-12-31
• 项目状态: 已结题
• 来源: https://gepris.dfg.de/gepris/projekt/188461301?language=en
• 关键词: Entwicklung; eines; durchg; ngigen; Verifikationsablaufes

Im modernen Schaltkreis- und Systementwurf wird in Eingebetteten Systemen (engl.: embedded systems) zunehmend die gemeinsame Modellierung von Hardware und (Hardware-naher) Software betrachtet. Die schon seit mehreren Jahrzehnten ständig wachsende Komplexität – gemäß Moore’s Law – hat zu Systemen geführt, die aus mehreren hundert Millionen Komponenten bestehen. Eine weitere Steigerung der Entwurfsproduktivität ist nur durch vermehrte Wiederverwendung (engl.: design reuse) oder den Entwurf auf höheren Abstraktionsebenen möglich. Daher werden die Entwürfe mittlerweile nicht mehr auf Register-Transfer Ebene (RT-Ebene) sondern zunehmend auf der Systemebene (engl.: electronic system level (ESL)) beschrieben. Dabei rückt die Sicherstellung der Korrektheit der Systeme zunehmend in den Vordergrund. Bisher existiert hierfür aber noch keine durchgängige Methodik. Im Rahmen des Projektes soll ein solcher durchgängiger ESL-Verifikationsansatz entwickelt werden, welcher neben den entsprechenden Verifikationsmethoden auch Verfahren zur automatischen Generierung von Eigenschaften sowie zur Überprüfung der Vollständigkeit selbiger enthält. Die überprüften ESL-Eigenschaften sollen sich zudem mit den Eigenschaften auf niedrigeren Abstraktionsebenen (z.B. auf RTEbene) in Beziehung setzen lassen, so dass die Korrektheit von der initialen Systembeschreibung bis hin zur Logikebene sichergestellt werden kann.

我是现代的Schaltkreis-and Systementwurf Wird in Eingebetteen Systman(Engl：Embedded Systems)zunehmend die gmein in ame Modellierung von Hardware and(Hardware-Naher)Software berachtet.这是一部摩尔摩尔定律，也就是一部百万美元的公司法。Eine weitere Steigerung der EntwurfsProduktivität ist Nur endch vermehrte Wiederverwendung(Engl：Design Reuse)Oder den Entwurf auf höheren AbstraktionseBenen Möglich.我们将为您提供系统级(ESL)电子系统级(ESL)注册和转移登记服务。这是一座古老的建筑，也是一座城市。在卫理公会工作期间，我不会再做任何事情。Im Rahman des Projektes soll ein solcher Durchgängier ESL-Verifikationsansatz entwickelt den，Welcher neben den entsprechenden VerifikationsMethoden Verfahren zur Automatischen Generierung von Eigenschaften Sowie zurúberprüften der Vollständigkeit seliger enält.在这项研究中，我们不会放弃，也不会因此而失去对系统的支持。

项目成果

A generic representation of CCSL time constraints for UML/MARTE models

• DOI: 10.1145/2744769.2744775
• 发表时间: 2015-06
• 期刊: 2015 52nd ACM/EDAC/IEEE Design Automation Conference (DAC)
• 作者: Judith Peters;R. Wille;Nils Przigoda;U. Kühne;R. Drechsler

Verifying SystemC using an intermediate verification language and symbolic simulation

• DOI: 10.1145/2463209.2488877
• 发表时间: 2013-05
• 期刊: 2013 50th ACM/EDAC/IEEE Design Automation Conference (DAC)
• 作者: H. M. Le;Daniel Große;V. Herdt;R. Drechsler

Verifying the structure and behavior in UML/OCL models using satisfiability solvers

• DOI: 10.1049/iet-cps.2016.0022
• 发表时间: 2016-12
• 期刊: IET Cyper-Phys. Syst.: Theory & Appl.
• 作者: Nils Przigoda;Mathias Soeken;R. Wille;R. Drechsler

Towards a Verification Flow Across Abstraction Levels Verifying Implementations Against Their Formal Specification

走向跨抽象级别的验证流程 根据正式规范验证实现

• DOI: 10.1109/tcad.2016.2611494
• 发表时间: 2017
• 期刊: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems
• 影响因子: 2.9
• 作者: P. Gonzalez de Aledo;N. Przigoda;R. Wille;R. Drechsler;P. Sanchez
• 通讯作者: P. Sanchez

Completeness-Driven Development

完整性驱动的开发

• DOI: 10.1007/978-3-642-33654-6_3
• 发表时间: 2012
• 作者: R. Drechsler;M. Diepenbeck;D. Große;U. Kühne;H. M. Le;J. Seiter;M. Soeken;R. Wille
• 通讯作者: R. Wille