Matrix Vektor Multiplikation mit schwach besetzten Matrizen basierend auf Netzwerken-auf-dem-Chip

在众多的科学和技术领域中，我们可以找到所需的材料。Zur Lösung der entsprechenden Probleme，z.B. Lösung schwach besetzter linearer Gleichungssysteme oder Eigenwertprobleme）韦尔登迭代法（Jacobi法，共轭梯度法，Lanczos法）。这种迭代的矩阵向量乘法的Lösungsmethoden与schwachbesetzten矩阵（SMVM），wurden verzedene Wege vorgestellt um SMVM sowohl auf allgemeinen Prozessorarchitekturen also uch auf parallelen Hardwarearchitekturen zu besetzen unigen。所有这些答案都来自于矩阵的结构。在这一研究中，通过对网络芯片（NoC）的测试也可以获得韦尔登的韦尔登的所有结构。NoC体系结构的发展，使传统的基于总线的数据包在芯片上通过数据包连接结构进行连接，从而使数据包（Vektorelemente，Matrixelmente）在并行硬件体系结构上自由地运行，这是韦尔登可以实现的。这里给出了一个关于网络拓扑学和垂直战略的观点，即真正的交通运输。在这一研究中，NoC体系结构已经被韦尔登所取代，在最高的Maße中，并行SMVM的Komplakationsstrukturen未被规则化，从而得以实现。SMVM-NoC的发展需要实现基于芯片内部数据包的数据传输，这需要一个并行架构的SMVM。在基本上，拉格中的SMVM-NoC是由SMVM的矩阵结构实现的。Trotzdem sind versedene Combinationen von Netzwerk Topologien，Routing Schemmen，Blockierungs-Vermeidungsmethoden und Architekturen梅尔或weniger gut für bestimmte Strukturen geegnet.因此，NoC的特征特性与其所需的矩阵结构密切相关，这将有助于韦尔登。为了实现迭代方法，SMVM-NoC可以集成到一个SMVM中，因此学习最好的问题（z.B.有限元素法）与该vorgestellten Konzept演示韦尔登可以。该虚拟主机通过FPGA原型和TMSC 45 nm图书馆专用集成电路实现韦尔登。

Schwach besetzte Matrizen finden in vielen wissenschaftlichen und technischen Gebieten ihre Anwendung. Zur Lösung der entsprechenden Probleme, z.B. Lösung schwach besetzter linearer Gleichungssysteme oder Eigenwertprobleme) werden iterative Methoden (Jacobi method, conjugate gradient method, Lanczos method) verwendet. Da diese iterativen Lösungsmethoden auf der Matrix Vektor Multiplikation mit schwach besetzten Matrizen (SMVM) beruhen, wurden verschiedene Wege vorgestellt um die SMVM sowohl auf allgemeinen Prozessorarchitekturen als auch auf parallelen Hardwarearchitekturen zu beschleunigen. Allerdings hängen alle diese Ansätze sehr stark von der Struktur der Besetzung der schwach besetzten Matrix ab. In diesem Forschungsantrag soll untersucht werden, wie durch die Verwendung von Netzwerken-auf-dem- Chip (NoC) auch mit allgemeinen Besetzungsstrukturen der schwach besetzten Matrizen umgegangen werden kann. NoC Architekturen wurden vorgeschlagen, um die traditionellen Bus basierten Verbindungen auf einem Chip durch packetvermittelte Verbindungsstrukturen zu ersetzen, so dass die Datenpackete (Vektorelemente, Matrixelmente) frei auf der parallelen Hardware Architektur verteilt werden können. Hier gibt es eine Vielzahl von Netzwerktopologien und Verteilungsstrategien, um diesen Transport zu realisieren. In diesem Forschungsantrag sollen NoC Architekturen verwendet werden, um die im höchsten Maße unregelmäßigen Kommunikationsstrukturen der parallelen SMVM zu realisieren. Das zu entwickelnde SMVM-NoC soll den chip-internen packet-basierten Datenverkehr realisieren, der bei der Ausführung einer SMVM auf parallelen Architekturen erforderlich ist. Im Grunde wird dadurch gewährleistet, dass das SMVM-NoC in der Lage ist unabhängig von der Besetzungsstruktur der Matrix die SMVM zu realisieren. Trotzdem sind verschiedene Kombinationen von Netzwerk Topologien, Routing Algorithmen, Blockierungs-Vermeidungsmethoden und Architekturen mehr oder weniger gut für bestimmte Strukturen geeignet. Der Zusammen dieser charakteristischen Eigenschaften des NoC mit den Besetzungsstrukturen der schwach besetzten Matrizen soll ebenfalls untersucht werden. Für die Realisierung der iterativen Methoden gilt es ferner das SMVM-NoC in den Algorithmus (jeder Iterationsschritt erfordert eine SMVM) zu intergrieren, so dass die Lösung von bestimmten Problemstellungen (z.B. Finite Elemente Methode) mit dem vorgestellten Konzept demonstriert werden kann. Das vorgestellte Konzept soll mit FPGA Prototypen und als ASIC mit der TMSC 45nm Bibliothek realisiert werden.