权益分类	功能权益	普通用户	{{item.name}}会员
{{category.name}}	{{benefitItem.name}}

Extraction of withstand voltage reduction factor in non-dope layer of diamond power device

金刚石功率器件无掺杂层耐压折减系数的提取

基本信息

批准号：
21K04005
负责人：
渡邉晃彦
金额：
$ 2.58万
依托单位：
Kyushu Institute of Technology
依托单位国家：
日本
项目类别：
Grant-in-Aid for Scientific Research (C)
财政年份：
2021
资助国家：
日本
起止时间：
2021-04-01 至 2024-03-31
项目状态：
已结题

来源：
https://kaken.nii.ac.jp/en/grant/KAKENHI-PROJECT-21K04005/
关键词：
ダイヤモンドパワーデバイス TEG スナップバックパワー半導体

项目摘要

本研究の目的は、ダイヤモンドパワ－デバイスのノンドープ耐圧層における耐圧低下要因を、独自に提案したp+ - i - p+構造のTEGを用いて評価することで実験的に検証し、設計に必要な基本パラメータを取得することにある。本研究期間中に明らかにする項目は（１）不純物混入が殆どないi層耐圧の温度依存性、（２）i層内混入不純物が耐圧に及ぼす影響、（３）i層内混入不純物が濃度勾配をもつ場合の耐圧変化、（４）p+ - n - p+構造TEGによるダイオード特性評価の可能性、である。昨年度p+ i p+構造TEGにおいて高電圧を印加すると印加電圧140V付近で電圧が減少しながら電流が急激に増加するスナップバックが起きることを見出した。スナップバックが発生する原因としてi層に含まれる極微量なn型ドーパントが考えられ、本年度はi層に意図的に極微量のリン(P)をドープしたp+ n- p+構造TEGを作製し検証した。結果として、スナップバックが発生する印加電圧はp+ i p+構造では100～180Vであったのに対しp+ n - p+構造では約700Vであった。スナップバックの発生する閾値電圧は両者で違いが生じたが、スナップバックが発生した時の基板温度は両者とも約60℃であった。ただし、この温度はそれぞれのｉ層に含まれていると考えられるＮ、Ｐの活性化エネルギーよりも低い。これまでの結果から、スナップバックはp+i(n-)p+特有の現象であり、i層に含まれる極微量のn型ドーパントが寄与していること、発生にはある程度の温度上昇を伴うことが分かった。

The purpose of this study is to identify and evaluate the main causes of low pressure resistance of p+ - i - p+ TEG structure, and to obtain the basic requirements for design. During this study, the following items were identified: (1) Temperature dependence of the pressure resistance of the layer i due to impurity incorporation,(2) Pressure resistance and influence of impurity incorporation in the layer i,(3) Pressure resistance variation in the case of impurity incorporation in the layer i due to concentration matching,(4) Possibility of evaluation of the pressure characteristics of the p+ - n - p+ TEG structure, and (5) Temperature dependence of the pressure resistance of the layer i due to impurity incorporation. Last year p+ i p+ structure TEG high voltage high voltage The reason for the occurrence of this phenomenon is that the layer i contains a small amount of dust and the layer i contains a small amount of dust. As a result, the voltage of p+ i p+ structure is about 100~180V, and the voltage of p+ n - p+ structure is about 700V The substrate temperature at which the voltage threshold is generated is about 60℃. The temperature of N and P is low. The result of this is that the phenomenon peculiar to p+i(n-)p+ is accompanied by the temperature rise of the n-type particle with fine dust in the i layer.