Extraction of withstand voltage reduction factor in non-dope layer of diamond power device

点击翻译按钮获取中文摘要

本研究の目的は、ダイヤモンドパワ－デバイスのノンドープ耐圧層における耐圧低下要因を、独自に提案したp+ - i - p+構造のTEGを用いて評価することで実験的に検証し、設計に必要な基本パラメータを取得することにある。本研究期間中に明らかにする項目は（１）不純物混入が殆どないi層耐圧の温度依存性、（２）i層内混入不純物が耐圧に及ぼす影響、（３）i層内混入不純物が濃度勾配をもつ場合の耐圧変化、（４）p+ - n - p+構造TEGによるダイオード特性評価の可能性、である。昨年度p+ i p+構造TEGにおいて高電圧を印加すると印加電圧140V付近で電圧が減少しながら電流が急激に増加するスナップバックが起きることを見出した。スナップバックが発生する原因としてi層に含まれる極微量なn型ドーパントが考えられ、本年度はi層に意図的に極微量のリン(P)をドープしたp+ n- p+構造TEGを作製し検証した。結果として、スナップバックが発生する印加電圧はp+ i p+構造では100～180Vであったのに対しp+ n - p+構造では約700Vであった。スナップバックの発生する閾値電圧は両者で違いが生じたが、スナップバックが発生した時の基板温度は両者とも約60℃であった。ただし、この温度はそれぞれのｉ層に含まれていると考えられるＮ、Ｐの活性化エネルギーよりも低い。これまでの結果から、スナップバックはp+i(n-)p+特有の現象であり、i層に含まれる極微量のn型ドーパントが寄与していること、発生にはある程度の温度上昇を伴うことが分かった。