Efficient and Effective Power Analysis Techniques for Efficient SoC Design

本研究では、様々な機能を集積するSoC (System-on-a-Chip) の設計段階で、高速かつ高精度に消費電力を解析する技術の研究開発を実施している。一般的に、精度の高い消費電力解析は処理時間が長くなり高速化が重要となる。精度が低いと製造したSoCの消費電力が高くなる場合や発熱を引き起こすなどSoCの品質保証が困難となるため、精度と処理時間のバランスが重要となる。本研究の目的は、SoC設計時に繰り返し使用される消費電力解析技術を高速化および高精度化することであり、SoCの設計期間短縮に貢献することを目的とする。2021年度は、論理ゲートの論理情報を用いた信号値遷移確率と論理ゲートの位置情報を組合せた高消費電力エリア特定技術の改善と、高消費電力エリア特定技術の評価に取り組んだ。2020年度の研究では、論理回路部の論理情報を用いた信号値遷移確率と論理ゲートの位置情報を組合せた高消費電力エリア特定技術において、遷移確率の計算対象論理ゲート数を増やすことで、高消費電力エリアの特定精度が高まることが分かった。2021年度は、どの程度の論理ゲート数を信号値遷移確率で対象とすると良いかを、効果と効率の観点で評価した。2022年度は、論理ゲートの接続情報を用いた信号値遷移確率の評価を実施した。EXORは出力の信号値遷移確率が最も高いゲートであるが、他の論理ゲートを用いてEXORと同じ論理動作を実現することができ、その出力ゲートはEXORと同じ論理関数であるため信号値遷移確率も高い。EXORを他のゲートを実現する場合、必ず分岐再収斂が構成させることに着目し、逆に分岐再収斂の収斂先ゲートの出力の信号値遷移確率が高くなる可能性があると考えた。現在、分岐再収斂の収斂先ゲートの出力の信号値遷移確率が高い傾向にあることが判明しているが、全ての収斂先ゲートの出力の信号値遷移確率が高いわけではない。

本研究では、様々な機能を集積するSoC (System-on-a-Chip) の設計段階で、高速かつ高精度に消費電力を解析する技術の研究開発を実施している。一般的に、精度の高い消費電力解析は処理時間が長くなり高速化が重要となる。精度が低いと製造したSoCの消費電力が高くなる場合や発熱を引き起こすなどSoCの品質保証が困難となるため、精度と処理時間のバランスが重要となる。本研究の目的は、SoC設計時に繰り返し使用される消費電力解析技術を高速化および高精度化することであり、SoCの設計期間短縮に貢献することを目的とする。2021年度は、論理ゲートの論理情報を用いた信号値遷移確率と論理ゲートの位置情報を組合せた高消費電力エリア特定技術の改善と、高消費電力エリア特定技術の評価に取り組んだ。2020年度の研究では、論理回路部の論理情報を用いた信号値遷移確率と論理ゲートの位置情報を組合せた高消費電力エリア特定技術において、遷移確率の計算対象論理ゲート数を増やすことで、高消費電力エリアの特定精度が高まることが分かった。2021年度は、どの程度の論理ゲート数を信号値遷移確率で対象とすると良いかを、効果と効率の観点で評価した。2022年度は、論理ゲートの接続情報を用いた信号値遷移確率の評価を実施した。EXORは出力の信号値遷移確率が最も高いゲートであるが、他の論理ゲートを用いてEXORと同じ論理動作を実現することができ、その出力ゲートはEXORと同じ論理関数であるため信号値遷移確率も高い。EXORを他のゲートを実現する場合、必ず分岐再収斂が構成させることに着目し、逆に分岐再収斂の収斂先ゲートの出力の信号値遷移確率が高くなる可能性があると考えた。現在、分岐再収斂の収斂先ゲートの出力の信号値遷移確率が高い傾向にあることが判明しているが、全ての収斂先ゲートの出力の信号値遷移確率が高いわけではない。