Development of Coding Schemes for Position Errors
Development of Coding Schemes for Position Errors
位置误差编码方案的开发
批准号：
19K04400
负责人：
Hosoya Gou
金额：
$2.75万
依托单位国家：
日本
项目类别：
Grant-in-Aid for Scientific Research (C)
财政年份：
2019
资助国家：
日本
项目状态：
已结题
起止时间：
2019-04-01 至 2022-03-31
中文摘要
翻译
点击翻译按钮获取中文摘要
英文摘要
期刊论文(23)
专著(0)
科研奖励(0)
会议论文
登录
查看更多内容
Protograph-Based LDPC Coded System for Position Errors in Racetrack Memories
基于原图的 LDPC 编码系统用于解决赛道存储器中的位置错误
基于原图的 LDPC 编码系统用于解决赛道存储器中的位置错误
DOI：
10.1587/transfun.e102.a.1340
发表时间：
2019
期刊：
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences
影响因子：
--
作者：
[SHIBATA Ryo, HOSOYA Gou, YASHIMA Hiroyuki]
通讯作者：
YASHIMA Hiroyuki
Analysis of Delayed Bit-Interleaved Coded Modulation for APSK
APSK延迟比特交织编码调制分析
APSK延迟比特交织编码调制分析
DOI：
--
发表时间：
2021
期刊：
影响因子：
--
作者：
[SHIBATA Ryo, HOSOYA Gou, YASHIMA Hiroyuki, G.Hosoya]
通讯作者：
G.Hosoya
2-Input/3-Input all-optical switchable AND/NOR logic gate
2 输入/3 输入全光可切换 AND/NOR 逻辑门
2 输入/3 输入全光可切换 AND/NOR 逻辑门
DOI：
--
发表时间：
2019
期刊：
影响因子：
--
作者：
[A. Nabeyama, K. Komatsu, G. Hosoya, and H. Yashima]
通讯作者：
and H. Yashima
Concatenated LDPC/trellis codes: Surpassing symmetric information rate of insertion/deletion channels
级联 LDPC/网格码：超越插入/删除通道的对称信息率
级联 LDPC/网格码：超越插入/删除通道的对称信息率
DOI：
--
发表时间：
2019
期刊：
影响因子：
--
作者：
[R. Shibata, G. Hosoya, and H. Yashima]
通讯作者：
and H. Yashima
Simulation on application of QD-SOA to some all optical logic gates
QD-SOA在部分全光逻辑门中的应用仿真
QD-SOA在部分全光逻辑门中的应用仿真
DOI：
--
发表时间：
2019
期刊：
影响因子：
--
作者：
[H. Yashima, K. Komatsu, G. Hosoya]
通讯作者：
G. Hosoya
共 23 条
High Efficient Coded Modulation Schemes Using Error Correcting Codes
-
批准号：16K18108
-
项目类别：Grant-in-Aid for Young Scientists (B)
-
资助金额：$1.66万
-
财政年份：2016
-
负责人：Hosoya Gou
-
依托单位：
海外基金