权益分类	功能权益	普通用户	{{item.name}}会员
{{category.name}}	{{benefitItem.name}}

Development of Machine learning IPS processor with ASIC-FPGA Co-design and Wave Pipelining

使用 ASIC-FPGA 协同设计和 Wave Pipelined 开发机器学习 IPS 处理器

基本信息

批准号：
19K11969
负责人：
佐藤友暁
金额：
$ 2.75万
依托单位：
Hokusei Gakuen University
依托单位国家：
日本
项目类别：
Grant-in-Aid for Scientific Research (C)
财政年份：
2019
资助国家：
日本
起止时间：
2019-04-01 至 2024-03-31
项目状态：
已结题

来源：
https://kaken.nii.ac.jp/en/grant/KAKENHI-PROJECT-19K11969/
关键词：
IPS FPGA 機械学習 CAD RTL ASIC ウェーブパイプライン標的型攻撃 Wave-Pipelining ASIC-FPGA Co-Design Machine Learning Low-Power

项目摘要

新型コロナウイルス感染症が流行したことによって、在宅勤務やワーケーションといった勤務形態が増加してきています。企業等の組織内のネットワークや環境と異なり、セキュリティ上の問題が増加しています。組織内のネットワークにおいては、Intrusion Pretension System (IPS)等を設置した不正アクセスの監視や組織が管理するPersonal Computer (PC)を使用することでセキュリティの問題を減少させることができます。しかし、在宅勤務やワーケーション等で使用されるネットワークは組織内のネットワークのようにIPSで監視は行われていなく、適切なネットワークの設定が行われていない場合も多くこのことで外部からの攻撃を受けるリスクが高まります。このことは情報漏洩リスクが高まることも意味しています。加えて、在的勤務やワーケーション等で使用される機器は、個人所有の機器が使用されることも多く、適切な管理が行われていない場合も多く見受けられます。本年度は、Field Programmable Gate Array (FPGA)アーキテクチャに関する研究とこのFPGAを効率よく開発するために不可欠なCADの開発を進めました。具体的には以下の通りです。(1)一昨年はブロック間を接続する配線数を中心に検証をおこない、その結果ソースの使用率の観点で大幅な改善が見られないことが明らかになりました。今年度においては、その原因の検証を行いました。またLook Up Table (LUT)の構成を検討する方が有効であることを明らかにしました。(2)我々が開発を行ってきたFPGA上の回路のためのCADが実現されていませんでした。そこで、CADの開発に着手しました。現在のところConnection Block (CB)の部分をPythonで開発を行い、この成果は公表済みです。

New types of infections are on the rise. The problem of environmental diversity in organizations such as enterprises is increasing. In-house monitoring and management of Personal Computer (PC) In the case of home service, the IPS monitors the internal environment and the external environment. This is the first time I've ever seen a woman. In addition, in the service, such as the use of machines, personally owned machines, such as the use of a variety of appropriate management, such as the use of a variety of occasions This year, the Field Programmable Gate Array (FPGA) has been developed. The following is a detailed description of the situation. (1)Last year, the number of connections was significantly improved. This year's investigation into the causes of the disease is ongoing. Look Up Table (LUT) (2)The CAD of the circuit on the FPGA is implemented in the middle of the circuit. The development of CAD has begun. Part of the Connection Block (CB) is now open to Python, and the results are open to the public.