Development of a High-Speed and Low-Power IPS Processor Capable of Dynamic and Automatic Generation of Decision Tree Circuits
开发能够动态自动生成决策树电路的高速低功耗IPS处理器
基本信息
- 批准号:22K12032
- 负责人:
- 金额:$ 2.66万
- 依托单位:
- 依托单位国家:日本
- 项目类别:Grant-in-Aid for Scientific Research (C)
- 财政年份:2022
- 资助国家:日本
- 起止时间:2022-04-01 至 2026-03-31
- 项目状态:未结题
- 来源:
- 关键词:
项目摘要
本研究の目的は高速なデータ転送レートにおける多様なサイバー攻撃からデータを守ることを目的とした低消費電力で動作するIntrusion Prevention System (IPS)を実現することです。多様なサイバー攻撃からデータを守るためには,機械学習を用いた高速かつ低消費電力で動作するプロセッサでの検知や防御処理が不可欠です。機械学習の中で決定木はField-Programmable Gate Arrays (FPGA)上の回路に効率よく実現可能ですが,通常のFPGAは動的にPFGA上の回路を構成することができません。したがって,動的かつ自動にFPGA上に決定木の回路を構成させることは不可能です。また,高速・低消費電力化の設計手法は限られます。本研究では我々が開発してきたApplication Specific Integrated Circuit (ASIC)と再構成可能なハードウエアであるFPGAの協調設計と回路全体のウェーブパイプライン化(以下ウェーブ化)による動的かつ自動に構成可能な決定木によるサイバー攻撃やデータ漏洩の検知を実現する回路の開発と評価を目的として以下について取り組みを行いました。(1)我々が開発を行ってきたFPGA上に決定木回路の構築を行いました。(2)不正アクセスの検知に必要な機械学習アルゴリズムの検討をおこないました。(3)Connection Block (CB)においては、我々が開発を行ってきたCADを使用し、効率的に開発が行えることを明らかにしました。(4)VPS(Virtual Private Server)上のサーバを用いてパケットの収集を行いました。
The purpose of this study is to improve the performance of low-speed power generation (Intrusion Prevention System). In this study, the purpose of this study is to improve the performance of low-speed power generation (LNG). The multi-purpose equipment is used to maintain the safety of the equipment, and the mechanical engineering uses the high-speed and low-dissipation electric power system to know the defense mechanism. In mechanical engineering, it is determined that the circuit failure rate of wood Field-Programmable Gate Arrays (FPGA) may fail now, and the PFGA upload loop operated by FPGA is usually caused by failure. It is determined by the automatic FPGA that it is not possible to change the circuit of the machine. The design method of high-speed and low-consumption electric power equipment is limited to the design method of high-speed and low-consumption electric equipment. In this study, it is possible for us to reconfigure the Application Specific Integrated Circuit (ASIC) system to enable the whole circuit of the FPGA coordination design loop to realize the failure of the whole loop. The automatic configuration of the operation may determine the detection of the leak detection of the failure loop. The following information is available for the following information on how to select a group of users. (1) We will make a decision on the operation of the FPGA to determine the operation of the wood loop. (2) if you are not aware of the need for machinery, you should know that it is necessary to do so. (3) the Connection Block (CB) operating system, our bank operating system, and the operating rate of the CAD operating system will make sure that you are aware of the situation. (4) on VPS (Virtual Private Server), you can use the collection of rows on the Internet.
项目成果
期刊论文数量(3)
专著数量(0)
科研奖励数量(0)
会议论文数量(0)
专利数量(0)
RTLで設計可能なFPGA回路のためのCAD開発
可使用 RTL 设计的 FPGA 电路的 CAD 开发
- DOI:
- 发表时间:2023
- 期刊:
- 影响因子:0
- 作者:Yamamura Kazuki;Wang Yuntao;Fujisaki Eiichiro;豊嶋 真帆 佐藤 友暁
- 通讯作者:豊嶋 真帆 佐藤 友暁
{{
item.title }}
{{ item.translation_title }}
- DOI:
{{ item.doi }} - 发表时间:
{{ item.publish_year }} - 期刊:
- 影响因子:{{ item.factor }}
- 作者:
{{ item.authors }} - 通讯作者:
{{ item.author }}
数据更新时间:{{ journalArticles.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ monograph.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ sciAawards.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ conferencePapers.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ patent.updateTime }}
佐藤 友暁其他文献
佐藤 友暁的其他文献
{{
item.title }}
{{ item.translation_title }}
- DOI:
{{ item.doi }} - 发表时间:
{{ item.publish_year }} - 期刊:
- 影响因子:{{ item.factor }}
- 作者:
{{ item.authors }} - 通讯作者:
{{ item.author }}
{{ truncateString('佐藤 友暁', 18)}}的其他基金
Development of Machine learning IPS processor with ASIC-FPGA Co-design and Wave Pipelining
使用 ASIC-FPGA 协同设计和 Wave Pipelined 开发机器学习 IPS 处理器
- 批准号:
19K11969 - 财政年份:2019
- 资助金额:
$ 2.66万 - 项目类别:
Grant-in-Aid for Scientific Research (C)
相似国自然基金
基于FPGA的嗅觉系统神经计算芯片及其机器嗅觉应用研究
- 批准号:MS25F030039
- 批准年份:2025
- 资助金额:0.0 万元
- 项目类别:省市级项目
基于FPGA的冷媒气体传感器海量数据高速采集处理系统的研发
- 批准号:
- 批准年份:2025
- 资助金额:0.0 万元
- 项目类别:省市级项目
基于 FPGA 的超图计算加速器关键技术研究
- 批准号:Q24F020078
- 批准年份:2024
- 资助金额:0.0 万元
- 项目类别:省市级项目
FPGA高层次综合的能效优化方法研究
- 批准号:
- 批准年份:2024
- 资助金额:15.0 万元
- 项目类别:省市级项目
数据流驱动的面向FPGA集群的混合计算粒度DCNN加速器设计理论、优化方法与关键技术研究
- 批准号:
- 批准年份:2024
- 资助金额:15.0 万元
- 项目类别:省市级项目
面向FPGA的阻变型抗辐射配置存储器的单粒子效应与加固技术研究
- 批准号:62374019
- 批准年份:2023
- 资助金额:48.00 万元
- 项目类别:面上项目
面向智能网卡的可扩展FPGA包分类技术研究
- 批准号:62372123
- 批准年份:2023
- 资助金额:50 万元
- 项目类别:面上项目
面向领域应用的FPGA图计算异构并行算法探索与研究
- 批准号:n/a
- 批准年份:2023
- 资助金额:10.0 万元
- 项目类别:省市级项目
布线质量驱动的3D FPGA布局算法研究
- 批准号:62374138
- 批准年份:2023
- 资助金额:48 万元
- 项目类别:面上项目
递归神经网络在FPGA上低功耗、可扩展、分布式的实现
- 批准号:62311530099
- 批准年份:2023
- 资助金额:10 万元
- 项目类别:国际(地区)合作与交流项目
相似海外基金
CSR: Small: Multi-FPGA System for Real-time Fraud Detection with Large-scale Dynamic Graphs
CSR:小型:利用大规模动态图进行实时欺诈检测的多 FPGA 系统
- 批准号:
2317251 - 财政年份:2024
- 资助金额:
$ 2.66万 - 项目类别:
Standard Grant
CAREER: Efficient Large Language Model Inference Through Codesign: Adaptable Software Partitioning and FPGA-based Distributed Hardware
职业:通过协同设计进行高效的大型语言模型推理:适应性软件分区和基于 FPGA 的分布式硬件
- 批准号:
2339084 - 财政年份:2024
- 资助金额:
$ 2.66万 - 项目类别:
Continuing Grant
Collaborative Research: DESC: Type II: REFRESH: Revisiting Expanding FPGA Real-estate for Environmentally Sustainability Heterogeneous-Systems
合作研究:DESC:类型 II:REFRESH:重新审视扩展 FPGA 空间以实现环境可持续性异构系统
- 批准号:
2324865 - 财政年份:2023
- 资助金额:
$ 2.66万 - 项目类别:
Standard Grant
原子スイッチFPGAの素粒子実験への応用研究
原子开关FPGA在基本粒子实验中的应用研究
- 批准号:
23K03439 - 财政年份:2023
- 资助金额:
$ 2.66万 - 项目类别:
Grant-in-Aid for Scientific Research (C)
Elements: Portable Library for Homomorphic Encrypted Machine Learning on FPGA Accelerated Cloud Cyberinfrastructure
元素:FPGA 加速云网络基础设施上同态加密机器学习的便携式库
- 批准号:
2311870 - 财政年份:2023
- 资助金额:
$ 2.66万 - 项目类别:
Standard Grant
Graph Neural Network Inference on Multi-FPGA Clusters
多 FPGA 集群上的图神经网络推理
- 批准号:
2894270 - 财政年份:2023
- 资助金额:
$ 2.66万 - 项目类别:
Studentship
MPLAPACKのFPGA/GPUによるアクセラレーションとアプリケーションでの性能評価
MPLAPACK FPGA/GPU 加速和应用程序性能评估
- 批准号:
23K11133 - 财政年份:2023
- 资助金额:
$ 2.66万 - 项目类别:
Grant-in-Aid for Scientific Research (C)
SaTC: CORE: Small: Security of FPGA-as-a-Service Reconfigurable Systems
SaTC:核心:小型:FPGA 即服务可重构系统的安全性
- 批准号:
2310142 - 财政年份:2023
- 资助金额:
$ 2.66万 - 项目类别:
Standard Grant
SaTC: CORE: Small: Emerging Security Challenges and a Solution Framework for FPGA-accelerated Cloud Computing
SaTC:CORE:小型:新兴安全挑战和 FPGA 加速云计算的解决方案框架
- 批准号:
2247059 - 财政年份:2023
- 资助金额:
$ 2.66万 - 项目类别:
Standard Grant
FPGAでのストリーム画像処理による低レイテンシ振動成分抽出システムの実現
在FPGA上利用流图像处理实现低延迟振动分量提取系统
- 批准号:
23K16859 - 财政年份:2023
- 资助金额:
$ 2.66万 - 项目类别:
Grant-in-Aid for Early-Career Scientists