权益分类	功能权益	普通用户	{{item.name}}会员
{{category.name}}	{{benefitItem.name}}

Development of a High-Speed and Low-Power IPS Processor Capable of Dynamic and Automatic Generation of Decision Tree Circuits

开发能够动态自动生成决策树电路的高速低功耗IPS处理器

基本信息

批准号：
22K12032
负责人：
佐藤友暁
金额：
$ 2.66万
依托单位：
Hokusei Gakuen University
依托单位国家：
日本
项目类别：
Grant-in-Aid for Scientific Research (C)
财政年份：
2022
资助国家：
日本
起止时间：
2022-04-01 至 2026-03-31
项目状态：
未结题

来源：
https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-22K12032/
关键词：
決定木 FPGA 機械学習 IPS CAD 動的自動生成再構成可能回路ウェーブパイプライン

项目摘要

本研究の目的は高速なデータ転送レートにおける多様なサイバー攻撃からデータを守ることを目的とした低消費電力で動作するIntrusion Prevention System (IPS)を実現することです。多様なサイバー攻撃からデータを守るためには，機械学習を用いた高速かつ低消費電力で動作するプロセッサでの検知や防御処理が不可欠です。機械学習の中で決定木はField-Programmable Gate Arrays (FPGA)上の回路に効率よく実現可能ですが，通常のFPGAは動的にPFGA上の回路を構成することができません。したがって，動的かつ自動にFPGA上に決定木の回路を構成させることは不可能です。また，高速・低消費電力化の設計手法は限られます。本研究では我々が開発してきたApplication Specific Integrated Circuit (ASIC)と再構成可能なハードウエアであるFPGAの協調設計と回路全体のウェーブパイプライン化（以下ウェーブ化）による動的かつ自動に構成可能な決定木によるサイバー攻撃やデータ漏洩の検知を実現する回路の開発と評価を目的として以下について取り組みを行いました。(1)我々が開発を行ってきたFPGA上に決定木回路の構築を行いました。(2)不正アクセスの検知に必要な機械学習アルゴリズムの検討をおこないました。(3)Connection Block (CB)においては、我々が開発を行ってきたCADを使用し、効率的に開発が行えることを明らかにしました。(4)VPS（Virtual Private Server）上のサーバを用いてパケットの収集を行いました。

The purpose of this study is to improve the performance of low-speed power generation (Intrusion Prevention System). In this study, the purpose of this study is to improve the performance of low-speed power generation (LNG). The multi-purpose equipment is used to maintain the safety of the equipment, and the mechanical engineering uses the high-speed and low-dissipation electric power system to know the defense mechanism. In mechanical engineering, it is determined that the circuit failure rate of wood Field-Programmable Gate Arrays (FPGA) may fail now, and the PFGA upload loop operated by FPGA is usually caused by failure. It is determined by the automatic FPGA that it is not possible to change the circuit of the machine. The design method of high-speed and low-consumption electric power equipment is limited to the design method of high-speed and low-consumption electric equipment. In this study, it is possible for us to reconfigure the Application Specific Integrated Circuit (ASIC) system to enable the whole circuit of the FPGA coordination design loop to realize the failure of the whole loop. The automatic configuration of the operation may determine the detection of the leak detection of the failure loop. The following information is available for the following information on how to select a group of users. (1) We will make a decision on the operation of the FPGA to determine the operation of the wood loop. (2) if you are not aware of the need for machinery, you should know that it is necessary to do so. (3) the Connection Block (CB) operating system, our bank operating system, and the operating rate of the CAD operating system will make sure that you are aware of the situation. (4) on VPS (Virtual Private Server), you can use the collection of rows on the Internet.