Reutilization of scan test design for transistor performance degradation diagnosis

点击翻译按钮获取中文摘要

フリップフロップの記憶特性を利用してトランジスタ特性劣化量の推定を行う．昨年の報告の通り，フリップフロップの記憶保持特性の実測結果がシミュレーションの結果とは異なる課題の解決に取り組んでいる．ランダムばらつきの影響が記憶保持特性の実測結果に与える影響を適切に排除できていない可能性があり，ランダムばらつきの影響を除去する方法について検討を行っている．一般的なランダムばらつきの除去には平均化(大数の法則の利用)があるが，記憶保持特性の評価ではその平均値の算出の妥当な定義が必要であり，シミュレーションによるトランジスタ特性劣化量を模擬した環境の中で，妥当な平均化処理の方法について検討を行っている．また研究代表者が所属を変えた結果トランジスタ特性劣化の評価環境の再構築が必要となり，スペースの確保はしたものの電源容量が足りず，測定室の電源工事を実施する手続きを行っている．また既存のLSIテスタでは繰り返し処理の自動化が困難であるため，Robotic Process AutomationとしてAppiumを導入し測定を加速する予定を立てている．一方でフリップフロップの遅延特性をシミュレーションにて評価する環境については構築が進んでおり，評価環境を「キャラクタライザ」と呼ばれるEDAとしてパッケージング化を行うことができた．こちらはトランジスタ特性劣化量診断に限らず広く利用する事が可能であり，オープンソースEDAとして論文誌としてまとめ広報を行い，また複数の機関から利用について問い合わせを受け利用して頂いている．