FPGAに対応した多重論理設計誤りの自動診断・修正

兼容FPGA的多种逻辑设计错误的自动诊断和纠正

• 批准号: 08780278
• 负责人: 沼 昌宏
• 金额: $ 0.64万
• 依托单位: Kobe University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Encouragement of Young Scientists (A)
• 财政年份: 1996
• 资助国家: 日本
• 起止时间: 1996 至 无数据
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/en/grant/KAKENHI-PROJECT-08780278/
• 关键词: FPGA; 論理設計誤り; 誤り追跡; 自動修正; 論理診断; 論理検証; 誤り追跡入力; 誤り候補

1.誤り追跡入力の生成部作成:論理検証の結果,機能仕様と設計された論理回路の不一致が検出された場合,その条件を表す二分決定グラフをもとに,誤り追跡入力を生成するソフトウェアを開発した。論理診断部作成:可制御性の評価,誤りの種類を特定しないシミュレーションなどの手法を用いて,誤り追跡入力に含まれるプール変数Xを外部出力に伝搬させるように修正可能なLUTの組合せを求め,さらに各誤り追跡入力についてXが外部出力まで伝搬するようにLUT内部の論理関数の候補を絞り込み,最終的な結果を誤り候補とするソフトウェアを開発した。各LUTの組合せについて,ブール変数Xを外部出力まで伝搬させるためのLUT内部の論理関数の集合をドントケアを含んだ真理値表で表現することで,コンパクトなデータ表現を実現した。3.自動修正/論理再検証部作成:2.の結果得られた設計誤りの候補をもとに自動的にもとの回路を修正し,再度論理検証を行うことによって,最終的な設計誤りと修正された回路を設計者に提示するソフトウェアを開発した。修正しても機能仕様と一致しない誤り候補が存在する場合,不一致の条件を示す論理関数を二分決定グラフで表現し,再度1.の誤り追跡入力の生成処理を実行する。追加生成された誤り追跡入力を,もとのパターンと合わせて誤り追跡に利用することで,高い限定効果を実現した。4.システムの性能評価:実験により,実際に人手で設計された種々の回路に対する誤りの追跡・修正能力を評価した。その結果,挿入したすべての誤りの診断が可能であることを確認した。とくに,従来は不可能であった同一パス上の複数のLUTに生じる設計誤りに対しても適用可能であることから,本手法の高い修正能力が実証された。

1. The following is done by the force generation department: the results of the simulation results, the failure of the design loop of the mechanical equipment, the failure of the system, and the two-point decision of the condition table to determine the performance of the system. the tracking force is used to generate an operating cycle. The broken part of the system is made: it is controllable, the error is specific, and the method is used, and the tracking force contains the number of errors. The number of external forces may be modified by LUT. For each error, you need to make an external effort to monitor the internal management of the LUT. The most important results are that you are waiting for a real-time operation. Each LUT is organized into a number of devices, and the number of external forces is used to determine the number of data in the LUT. The collection of data sets contains the truth table to show that the data is not correct, and that the data is not available. 3. Automatic correction

项目成果

吉川篤志: "ゲートレベル組合せ回路の単一論理設計誤りに対する診断手法" 電子情報通信学会論文誌. J79-D-I・12. 1009-1016 (1996)

Atsushi Yoshikawa：“门级组合电路中单一逻辑设计错误的诊断方法”，电子信息通信工程师学会会刊J79-D-I·12（1996）。

梅硲浩: "ゲート素子の過剰/欠落に対応する論理診断手法" 情報処理学会第53回全国大会講演論文集. 1. 31-32 (1996)

Hiroshi Umemasa：“处理过多/缺失门元素的逻辑诊断方法”日本信息处理学会第 53 届全国会议论文集 1. 31-32 (1996)。