離散力学系に基づいたカオス生成回路とその応用に関する研究

A:アナログ回路による実現に関してアナログ素子の非理想要因や不可避な雑音に対しても頑健で,定常的にカオスを生成可能な区分線形N型写像に基づいて,回路設計およびチップ試作を下記のように行った.(A-1)まず,区分線形N型写像を実現する電流モードのスイッチトカレント技術を用いたアナログCMOS回路を設計した.(A-2)設計したアナログCMOSカオス回路について,SPICEシミュレーションにより,リターンマップ特性や生成されたカオス系列の統計的性質の評価,および2値化のための閾値補正の有効性について検討した.その結果,一様なカオス実数値系列および無相関なカオス2値系列が生成可能であることを明らかにした.(A-3)設計したアナログCMOSカオス回路を,東京大学大規模集積システム設計教育センター(VDEC)によりチップ化するために,レイアウトツールMAGICを用いてレイアウト設計を行った.これをVDECに提出し,オンセミコンダクタ社の1.2μmCMOSプロセスでチップ試作を行った.B:ディジタル回路による実現に関してカオス写像をディジタル回路で実現するために,カオス写像を有限精度の1対1写像で実現し,それより得られる最大周期系列を生成し,その性質を以下のように検討した.(B-1)既存の線形フィードバックシフトレジスタ系列(M系列,Gold系列)を一般化した非線形フィードバックシフトレジスタは,カオス写像の一つである2進写像(ベルヌイ写像)を有限精度で実現したものであり,これより生成される最大周期系列(ド・ブルジン系列)が2進写像の性質を反映していることを確認した.(B-2)2進写像以外のカオス写像として,4進写像,テント写像,4区分テント写像,および3つの部分区間をもつ区分線形onto写像を取り上げ,これらを有限精度で実現した1対1写像を構成し,それらより生成される最大周期系列の性質を調べた.その結果,いずれも所望の自己相関特性をもつ最大周期系列が多数生成できることを明らかにした.また,これらの写像を実現する非線形フィードバックシフトレジスタの構成についても検討した.

A:アナログ回路による実現に関してアナログ素子の非理想要因や不可避な雑音に対しても頑健で,定常的にカオスを生成可能な区分線形N型写像に基づいて,回路設計およびチップ試作を下記のように行った.(A-1)まず,区分線形N型写像を実現する電流モードのスイッチトカレント技術を用いたアナログCMOS回路を設計した.(A-2)設計したアナログCMOSカオス回路について,SPICEシミュレーションにより,リターンマップ特性や生成されたカオス系列の統計的性質の評価,および2値化のための閾値補正の有効性について検討した.その結果,一様なカオス実数値系列および無相関なカオス2値系列が生成可能であることを明らかにした.(A-3)設計したアナログCMOSカオス回路を,東京大学大規模集積システム設計教育センター(VDEC)によりチップ化するために,レイアウトツールMAGICを用いてレイアウト設計を行った.これをVDECに提出し,オンセミコンダクタ社の1.2μmCMOSプロセスでチップ試作を行った.B:ディジタル回路による実現に関してカオス写像をディジタル回路で実現するために,カオス写像を有限精度の1対1写像で実現し,それより得られる最大周期系列を生成し,その性質を以下のように検討した.(B-1)既存の線形フィードバックシフトレジスタ系列(M系列,Gold系列)を一般化した非線形フィードバックシフトレジスタは,カオス写像の一つである2進写像(ベルヌイ写像)を有限精度で実現したものであり,これより生成される最大周期系列(ド・ブルジン系列)が2進写像の性質を反映していることを確認した.(B-2)2進写像以外のカオス写像として,4進写像,テント写像,4区分テント写像,および3つの部分区間をもつ区分線形onto写像を取り上げ,これらを有限精度で実現した1対1写像を構成し,それらより生成される最大周期系列の性質を調べた.その結果,いずれも所望の自己相関特性をもつ最大周期系列が多数生成できることを明らかにした.また,これらの写像を実現する非線形フィードバックシフトレジスタの構成についても検討した.