CMOSとMEMS／NEMSの融合による超小型・高光度テラヘルツ連続波光源の研究

CMOS与MEMS/NEMS融合超小型高强度太赫兹连续波光源研究

• 批准号: 24860027
• 负责人: 山根 大輔
• 金额: $ 1.91万
• 依托单位: Tokyo Institute of Technology
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Research Activity Start-up
• 财政年份: 2012
• 资助国家: 日本
• 起止时间: 2012-08-31 至 2014-03-31
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/en/grant/KAKENHI-PROJECT-24860027/
• 关键词: テラヘルツ; MEMS; NEMS; CMOS; めっき; GaAs; 光ミキサ

本研究の目的は，大面積ボトムアップ手法（無電解金ナノめっき）により，従来のトップダウン手法（リソグラフィ）では到達困難な超微細電極ギャップを作製し，光通信波長帯の半導体レーザ励起による低コスト・高光度かつ室温動作のテラヘルツ（0.1～10THz）光源を実現することである．初年度の研究実施計画は，無電解金めっきによる電極間ギャップ5nm以下，アスペクト比10以上の超微細厚膜電極の作製である．したがって本年度ではナノ電極作製に注力した．また，3次元電磁界シミュレータHFSSを利用して，ナノギャップ電極およびアンテナ素子（ダイポール型，ボウタイ型，およびスパイラル型）をモデル化し，テラヘルツ波に対する応答をシミュレーションした．ナノギャップ電極の作製では，共同研究者の真島豊教授（東京工業大学応用セラミック研究所）と共同研究を行い，真島研究室所有の電子ビーム描画装置と無電解めっきの条件検索から取り組んだ．GaAs基板を使用する前に，まず単結晶シリコン基板上へ所望の電極パターンを作製した．設計パラメータを電極幅，電極間隔，電極先端ギャップに絞り，他の設計値（デバイス全体のサイズ，パッドサイズなど）は先行研究に習った．シリコン基板上において歩留りの高い設計値は，電極間300nm，電極幅50nmであった．電極間ギャップの最小値は約8nmを達成しており，これは目標値により3nmほど足りないものの，先行研究デバイスよりも10分の1以下の電極ギャップであり，さらに，FIB（Focused Ion Beam）加工などによる基板への物理的ダメージがないため，テラヘルツ波発生効率の大幅な増加が期待できる．シリコン基板上でのプロセス検討後は，GaAs基板上での電極作製へ移行した．これまでに，GaAs基板でもシリコン基板と同等の微細電極を実現しており，今後はアンテナパターンとあわせたデバイス作製を行う．

は の purpose, this study area ボ ト ム ア ッ プ technique (no electrolytic gold ナ ノ め っ き) に よ り, 従 to の ト ッ プ ダ ウ ン technique (リ ソ グ ラ フ ィ) で は reach difficult な ultra micro electrode ギ ャ ッ プ し the を cropping systems, Optical communication wavelength 帯 の semiconductor レ ー ザ wound up に よ る low コ ス ト highlights) か つ room temperature action の テ ラ ヘ ル ツ (0.1 ~ 10 THZ) light source を be presently す る こ と で あ る. Be applied at the beginning of the annual の research project は, no electrolytic gold め っ き に よ る electrodes ギ ャ ッ プ under 5 nm, ア ス ペ ク ト thicker than the more than 10 の ultra micro membrane electrode の cropping で あ る. Youdaoplaceholder0 たがって the production of で ナノ ナノ ナノ ナノ electrodes in this year に attention is paid to た. ま た, 3 dimensional electromagnetic field シ ミ ュ レ ー タ HFSS を using し て, ナ ノ ギ ャ ッ プ electrode お よ び ア ン テ ナ element child (ダ イ ポ ー ル type, ボ ウ タ イ type, お よ び ス パ イ ラ ル type) を モ デ ル し, テ ラ ヘ ル ツ wave に す seaborne る 応 answer を シ ミ ュ レ ー シ ョ ン し た. ナ ノ ギ ャ ッ プ electrode の cropping で は, study co-author professor の true island bungo 応 (Tokyo university of technology with セ ラ ミ ッ ク institute) と を い, common research laboratory all true island の electronic ビ ー ム と painted device without electrolytic め っ き の conditions 検 cable か ら group take り ん だ. GaAs substrate を use す る に before ま ず 単 crystallization シ リ コ ン substrate へ hoped の electrode パ タ ー ン を cropping し た.​ The にお て て て step on the シリコ <s:1> substrate leaves a <s:1> high <s:1> design value シリコ, with an electrode spacing of 300nm and an electrode amplitude of 50nmであった. Electrodes ギ ャ ッ プ の minimum numerical は about 8 nm を reached し て お り, こ れ は target numerical に よ り 3 nm ほ ど foot り な い も の の, leading research デ バ イ ス よ り も under 10 points の 1 の electrode ギ ャ ッ プ で あ り, さ ら に, FIB (Focused Ion Beam) processing な ど に よ る substrate へ の physical ダ メ ー ジ が な い た め, テ ラ ヘ ル ツ wave 発 raw sharper rate の な sharply raised が expecting で き る. On the シリコ <s:1> substrate, で <s:1> プロセス検 is used for た, and on the GaAs substrate, で <s:1> electrodes are fabricated for へ transition and た た. こ れ ま で に, GaAs substrate で も シ リ コ ン substrate と equal の micro electrode を be presently し て お り, future は ア ン テ ナ パ タ ー ン と あ わ せ た デ バ イ ス cropping う を line.