エッジ応用に向けた超低消費電力スパイキングニューラルネットワークハードウェア

适用于边缘应用的超低功耗尖峰神经网络硬件

• 批准号: 22H03657
• 负责人: 佐藤 茂雄
• 金额: $ 11.23万
• 依托单位: Tohoku University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Scientific Research (B)
• 财政年份: 2022
• 资助国家: 日本
• 起止时间: 2022-04-01 至 2025-03-31
• 项目状态: 未结题
• 来源: https://kaken.nii.ac.jp/en/grant/KAKENHI-PROJECT-22H03657/
• 关键词: エッジコンピューティング; スパイキングニューラルネットワーク; デジアナ混在CMOS回路; リザバーコンピューティング

本研究では、エッジ側での電力制限を満たすために、脳型計算機ハードウェアの極限までの低電力化を目的として、生体を模倣したデジアナ混在スパイキングニューラルネットワークハードウェアの開発を行う。デバイスと回路を融合した革新的ハードウェアを構築し、時系列信号の認識等への応用によりその有効性を明らかにする。また、これまでに提案されている様々な脳型計算機アーキテクチャとの比較により、提案手法の優位性と問題点を検証する。特にアナログ回路のばらつきを脳型学習によって吸収しうるかという長年の学術的議論に決着をつけ、工学的に最も優れたアーキテクチャを提案する　。今年度は、まずニューロン・シナプス両回路のCMOS回路・デバイス融合設計を行った。スパイキングニューロン回路はアナログ動作とし、ニューロン動作に必要な非線形演算はMOSトランジスタの弱反転領域での指数関数的特性や強反転領域での2次関数特性、Si/SiGe共鳴トンネルダイオードの負性抵抗特性などを利用する。シナプス回路には不揮発アナログメモリを用いるだけでなく、STDPなどの学習回路も包含する形とした。また、デバイスの開発に向けて、各種製作工程のプロセス条件の洗い出しを行った。さらに、エッジコンピューティングへの応用を目的として、リザバーコンピューティングによる時系列認識タスクの数値実験を行った。数字読み上げの音声信号を識別するリザバー計算のパラメータを明らかにし、回路実現への準備を進めた。

This research aims to reduce power consumption by reducing the power limit on the side of the computer and reducing the power consumption of the computer The として, the biological imitation したデジアナ mix in the スパイキングニューラルネットワークハードウェアの开発を行う. Innovative circuit fusion and construction, time series signal recognition, and effective use of time series signals.また、これまでにProposalされている様々な脳 type computer アーキテクComparison of チャとのにより, superiority of proposal techniques and problem points する.特にアナログcircuitのばらつきを脳 Type LearningによってAbsorptionしうるかという长年のThe academic discussion is the best, and the engineering thesis is the best proposal. This year's CMOS circuit, CMOS circuit and fusion design of the まずニューロン・シナプス両loop・デバイス fusion design を行った.スパイキングニューロンcircuitはアナログactionとし、ニューロンMovement is necessary and non-linear calculation is required. MOS Tools is a weak reverse field. The characteristic of the index switch is the strong resistance field, the secondary switch characteristic, and the Si/SiGe resonance resistance characteristic, which is the negative resistance characteristic. The いるだけでなく, STDP などのlearning circuit シるだけでなを contains the するshaped とした.また, デバイスの开発に向けて, various production processes のプロセスconditions のwashい出しを行った.さらに、エッジコンピューティングへの応用をpurposeとして、リザバーコンピューティングによる时 series recognize タスクの number値実験を行った. The digital sound signal is recognized and calculated, and the circuit is now prepared and prepared.

项目成果

波形分類のためのジョセフソン伝送線路を用いた物理リザバー

使用约瑟夫森传输线进行波形分类的物理油藏

• 发表时间: 2022
• 作者: 渡邊紘基;水柿義直;守谷 哲;山本英明;佐藤茂雄
• 通讯作者: 佐藤茂雄

ニューラルネットワーク応用へ向けたアナログCMOS多数決回路のLSI実装

用于神经网络应用的模拟 CMOS 多数决策电路的 LSI 实现

• 发表时间: 2022
• 作者: 小野哲史;守谷 哲;菅家由佳;山本英明;弓仲康史;佐藤茂雄
• 通讯作者: 佐藤茂雄

Multi-model spiking neural network hardware execution

多模型尖峰神经网络硬件执行

• 发表时间: 2022
• 作者: 守谷 哲;山本英明;弓仲康史;佐藤茂雄;堀尾喜彦;S. Moriya; H. Yamamoto; S. Sato; Y. Yuminaka; Y. Horio; J. Madrenas;B. Vallejo; J. Madrenas; M. Zapata; S. Moriya; S. Sato
• 通讯作者: B. Vallejo; J. Madrenas; M. Zapata; S. Moriya; S. Sato

Interfacing considerations for digital neuromorphic spiking neural hardware

数字神经形态尖峰神经硬件的接口注意事项

• 发表时间: 2023
• 作者: 荒木健介;大関真之;田中和之;J. Madrenas; B. Vallejo-Mancero; M. Zapata; S. Moriya; S. Sato
• 通讯作者: J. Madrenas; B. Vallejo-Mancero; M. Zapata; S. Moriya; S. Sato

Optimization of circuit parameters for JTL-based reservoir computing

基于JTL的油藏计算电路参数优化

• 发表时间: 2022
• 作者: 渡邊紘基;水柿義直;守谷 哲;山本英明;佐藤茂雄;K. Watanabe; Y. Mizugaki; S. Moriya; H. Yamamoto; S. Sato
• 通讯作者: K. Watanabe; Y. Mizugaki; S. Moriya; H. Yamamoto; S. Sato