光インターコネクションを有する3次元光電子集積回路と超並列演算システム

点击翻译按钮获取中文摘要

3次元光結合プロセッサエレメント及び3次元光結合メモリ・テストチップを試作するために必要な光インターコネクション技術と3次元積層化技術を確立した。光インターコネクション技術に関しては、まず、発光素子をシリコンLSIチップ上に搭載するためのマイクロボンディング技術を開発し、実際にLSIテストチップ上に搭載することに成功した。発光素子としてはGaAsのLEDを用い、これをポリッシングにより100μm程度にまで薄くしてAu/Inバンプを用いたマイクロボンディングによりLSIテストチップ上に搭載した。この方法によってシリコンチップ上に搭載したLEDチップで均一な発光パターンが得られることを確認した。また、発光素子以外にも光インターコネクションを形成するために必要な光導波路やマイクロレンズ、マイクロミラーなどの光受動素子についても検討し、LSI微細加工技術を利用して良好な光受光素子が形成できることを示した。3次元積層化技術に関しては、シリコンウェーハを1〜10μm程度までに薄くするケミカル・メカニカル・ポリッシング(CMP)技術と多層に積層化するための3次元ウェーハアライナーを開発し、4〜10層程度までのチップの積層化を可能とした。以上の光インターコネクション技術と3次元積層化技術を用いて3次元光結合メモリLSIテストチップを試作し、光によるデータ書き込みなどの基本的な動作の確認に成功した。この結果を基に、高速のデータ転送機能を持つ並列処理システム用の光ラムバス・メモリ・システムを設計し、光インターコネクションと3次元積層化技術を採用することにより、従来よりも2〜3桁早いデータ転送機能を持つシステムが実現できることを計算機シミュレーションにより明らかにした。