室温で高速動作可能なCMOS融合型マルチ単電子メモリ

CMOS集成多单电子存储器，可在室温下高速运行

• 批准号: 10127205
• 负责人: 小柳 光正
• 金额: $ 0.96万
• 依托单位: Tohoku University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Scientific Research on Priority Areas (A)
• 财政年份: 1998
• 资助国家: 日本
• 起止时间: 1998 至 无数据
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-10127205/
• 关键词: 単電子素子; 単電子メモリ; クーロンブロッケード; マルチチャネル; 室温動作; CMOSメモリ; 極微細結晶粒

本研究では、CMOS融合型マルチ単電子メモリ試作のための基本技術の検討を行った。メモリ試作のための基礎技術として、素子形成のための微細加工技術、薄いゲート絶縁膜形成技術、浮遊ゲート形成技術、浅いソース・ドレイン接合形成技術、ラッチ型センスアンプ技術について検討し、下記の成果を得た。1. 微細加工技術単電子メモリセル用の微細パターンの形成には、EB直接描画とレジストマスクまたは酸化膜ハードマスクのサイドエッチを組み合わせる方法を用いた。シリコンのエッチングには誘導結合型プラズマ(ICP)エッチャーを用い、高異方性と高選択比の両方を同時に実現するエッチング手法を確立した。これにより、ゲート長0.02umの極微細パターンを形成できた。2. 浮遊ゲート形成技術厚さ15nm〜25nmのa-Siを用いて浮遊ゲートを形成することができた。3. 浅いソース・ドレイン接合形成技術結晶欠陥や横方向拡散を抑制するため、低エネルギーイオン打ち込みに代わり、新しく吸着拡散法を開発した。この方法では、拡散する不純物を超高真空CVD装置で1原子層吸着させた後、その吸着層から拡散して浅い接合を形成した。低エネルギーイオン打ち込み法を用いた場合に比べて拡散が抑えられ、極浅接合が形成できた。この技術を使って、ゲート長0.05umのnチャネルMOSトランジスタを試作したところ、低エネルギーイオン打ち込み法で形成したMOSトランジスタより短チャネル効果が小さくなり、横方向の拡散が抑えられることがわかった。4. ラッチ型センスアンプ高速化と高感度化を計るために、SRAMメモリセルにSiGeのDT(Dynamic Threshold)-MOSトランジスタを用いたラッチ型センスアンプの採用を検討した。SiGeのDT-MOSトランジスタを用いると、ボディ端子抵抗を下げるとともに寄生バイポーラトランジスタ効果を増大させ、より大きな駆動電流を実現できる。実際に素子を試作し、良好な特性を得た。

In this paper, we discuss the basic technology of CMOS fusion technology. The basic technology of the test, the micromachining technology of the element formation, the thin film formation technology, the floating film formation technology, the shallow film formation technology, the special film formation technology, and the results of the following research are recorded. 1. Micromachining technology: the formation of fine particles for electron transfer, EB direct drawing, acid transfer, etc. The method of high anisotropy and high selectivity is established. The length of this film is 0.02 um, and the fine particles are formed. 2. Float formation technology thickness of 15nm ~ 25nm a-Si coating 3. The technology of crystal formation and horizontal dispersion suppression was developed. The method comprises the following steps of: forming an atomic layer adsorption layer, forming an adsorption layer diffusion layer and forming a shallow bonding layer of impurities in an ultra-high vacuum CVD device; The low temperature of the liquid is higher than the low temperature of the liquid. This technology makes it possible to form MOS circuits with a length of 0.05 um and a low frequency. 4. High speed and high sensitivity of the high-voltage transistor, SRAM transistor, SiGe transistor, DT(Dynamic Threshold)-MOS transistor, and application of the high-voltage transistor are discussed. The SiGe DT-MOS transistor has a high resistance and high parasitic current. In fact, the element is tested, and the good characteristics are obtained.

项目成果

Y.H.Song,M.Koyanagi,et al: "Ultra-Shallow Junction and Deca-Nano Device" Proc.of The 17^<th> Symposium on Materials Science and Eng.Research Center of Ion Beam Technology Hosei University. 7-14 (1998)

Y.H.Song，M.Koyanagi，等：“超浅结和十纳米器件”Proc.of The 17^<th> Symposium on Materials Science and Eng.Research Center of Ion Beam Technology Hosei University.

K.S.Kim,M.Koyanagi,et.al: "Ultra-Shallow Junction Formation by Boron Diffusion in UHV-CVD apparatus" Extended Abstracts The Japan Society of Applied Physics and Related Societies. 印刷中. (1999)

K.S.Kim、M.Koyanagi 等人：“UHV-CVD 装置中硼扩散的超浅结形成”扩展摘要日本应用物理学会及相关学会出版（1999 年）。

M.Koyanagi: "The Sub 0.1 Microns MOSFET's Issues" 28th European Solid-State Device Research Conference. (1998)

M.Koyanagi：“亚 0.1 微米 MOSFET 的问题”第 28 届欧洲固态器件研究会议。

K.Y.Kim,M.Koyanagi,et.al: "Effect of rapid thermal annealing after N implanting into silicon" Extended Abstracts The Japan Society of Applied Physics and Related Societies. 印刷中. (1999)

K.Y.Kim、M.Koyanagi 等人：“N 注入硅后快速热退火的影响”扩展摘要日本应用物理学会及相关学会出版（1999 年）。