室温で高速動作可能なマルチ単電子メモリ

可在室温下高速运行的多单电子存储器

• 批准号: 09233206
• 负责人: 小柳 光正
• 金额: $ 1.02万
• 依托单位: Tohoku University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Scientific Research on Priority Areas
• 财政年份: 1997
• 资助国家: 日本
• 起止时间: 1997 至 无数据
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/en/grant/KAKENHI-PROJECT-09233206/
• 关键词: 単電子素子; 単電子メモリ; クーロンブロッケード; マルチチャネル; 室温動作; CMOSメモリ; 融合素子; 極微細結晶粒

単電子トランジスタを複数個並列接続したものを一つのメモリセルとすることによって従来の単電子メモリよりも室温で高速に動作する新しい極微細メモリ素子(マルチ単電子メモリと呼ぶ)を実現することを目的として基本技術の検討を行い、以下のような成果を得た。1.マルチ単電子メモリでは単電子動作のチャネルを複数並列接続して書き込み時や読み出し時の信号のばらつきを抑え、それによって室温での高速低電圧動作を実現することを目指しているが、ばらつきをも含めて素子の動作特性を評価できる3次元モンテカルロ・シミュレータを新たに開発することによって、マルチ単電子メモリのチャネルの電位分布や電子の挙動を詳細に解析することができるようになった。2.単電子メモリとCMOS・SRAMメモリセルを融合した新しいメモリ回路(Merged CMOS/SET memory)を提案するとともに、CMOS・SRAMメモリセル回路を最適化することにより、高速に動作する条件の存在することを回路シミュレーションにより明らかにした。3.マルチ単電子メモリの試作に必要な微細加工技術の検討を行い、EB直接描画とアッシャー、ICP(Inductively Coupled Plasma)エッチャーの使用によって25nmの極微細ゲート電極パターンの加工が可能となった。また、3nmの薄いゲート絶縁膜の形成や10〜20nmの粒径をもつ極微粒径の多結晶シリコン薄膜の堆積も可能となった。

The first step is to establish a new technology for the development of electronic products. The second step is to establish a new technology for electronic products. 1. Single electronic motion, multiple parallel connections, time and signal suppression, high speed and low voltage motion at room temperature, evaluation of motion characteristics of single electronic motion, three dimensional motion and signal generation A detailed analysis of the potential distribution of electrons in a single cell. 2. Single chip CMOS/SRAM memory is integrated into a new Merged CMOS/SET memory circuit. The Merged CMOS/SET memory circuit is optimized for high speed operation. 3. The necessary micro-machining technology for the trial operation, EB direct drawing, ICP(Inductively Coupled Plasma), etc. The formation of thin films of 3nm and 10 ~ 20nm particle sizes and the accumulation of polycrystalline thin films of fine particles are possible.

项目成果

T.Shimatani: "Device Characteristic Variation in 0.01μm MOSFET Evaluated by Three-Dimensional Monte Carlo Simulation" Digest of Silicon Nanoelectronics Workshop 1997. 16-17 (1997)

T. Shimatani：“通过三维蒙特卡罗模拟评估 0.01μm MOSFET 的器件特性变化”硅纳米电子学研讨会摘要 1997. 16-17 (1997)

T.Shimatani: "New Electrically Thinned Intrinsic-Channel SOI MOSFET with 0.01μm Channel Length" Japanese Journal of Applied Physics. 36. 1659-1662 (1997)

T. Shimatani：“沟道长度为 0.01μm 的新型电薄本征沟道 SOI MOSFET”《日本应用物理学杂志》36. 1659-1662 (1997)

T.Matsumoto: "High Speed and Low Voltage Operation of CMOS Inverters Using SOI-MOSFET with Body Terminal" Extended Abstracts of the 1997 International Conference on Solid State Devices and Materials. 136-137 (1997)

T.Matsumoto：“使用带有体端子的 SOI-MOSFET 的 CMOS 逆变器的高速和低电压操作”1997 年固态器件和材料国际会议的扩展摘要。

M.Koyanagi: "Future High Density Semiconductor Memory Using Single Electron Transistor Gain Cell" Extended Abstracts of the 3rd International Workshop on Quantum Functional Devices. 3-6 (1997)

M.Koyanagi：“使用单电子晶体管增益单元的未来高密度半导体存储器”第三届国际量子功能器件研讨会的扩展摘要。

Y.H.Song: "Ultra-Shallow Junction Formation by AsH_3 Absorption Method" Extended Abstracts of the 1997 International Conference on Solid State Devices and Materials. 552-553 (1997)

Y.H.Song：“AsH_3 吸收法形成超浅结”1997 年国际固态器件和材料会议的扩展摘要。