極限集積化デバイスのしきい値支配因子自己収束酸化プロセスの研究

点击翻译按钮获取中文摘要

金属不純物フリー、カーボンフリーのシリコン表面を生成して、酸化膜厚が飽和し、かつ界面固定電荷および酸化膜欠陥が少ない酸化条件で極めて薄いゲート酸化膜を形成し、酸化膜表面にミッドギャップ材料のひとつであるタンタルをゲート電極として堆積した、完全空乏化SOI微細MOSFETを試作し、n-MOSおよびp-MOSの両方に対して電源電圧1V動作のためのしきい値設定が可能であることを実証している。さらに、タンタルゲート材料とゲート酸化膜との反応が、極めて薄いゲート酸化膜のリ-ク電流の増加や基板シリコン中での欠陥の発生の原因になることを明らかにし、ゲート酸化膜形成後の超清浄低温プロセスにより、極めて薄いゲート酸化膜のリ-ク電流増加や基板シリコン中での欠陥発生を抑止でき、電気特性のばらつきが小さい完全空乏化SOI微細MOSFETが製作可能であることを明らかにしている。また、通常プロセスで製作したMOSキャパシタにおいて、フラットバンド電圧の絶対値が小さくなる側へのばらつきは酸化膜厚のばらつき、大きくなる側へのばらつきは界面固定電荷量のばらつきに起因する傾向を見いだし、酸化膜厚および界面固定電荷量のしきい値ばらつきへの影響を明らかにして、しきい値のばらつきを小さくするための指針を明らかにしている。そのうえ、シリコン酸化膜厚を一分子層から一原子層ステップの精度で制御する超清浄極薄酸化膜形成装置の実用機を設計し、試作している。