歪ダイナミクス計測に基づくチップ積層集積システム化技術の研究

点击翻译按钮获取中文摘要

集積回路チップを超音波接合によってフリップチップ接続する際に、微細相互接続電極(マイクロバンプ)直下の半導体表面に発生する歪の空間分布とその時間変化を「その場」計測し、そのダイナミクス解析からチップ上のデバイス活性領域にマイクロバンプを面状配列する積層半導体技術を開発することを目的として実施した。成果を以下に要約する。(1)シリコン・オン・インシュレータ構造を利用して、2軸方向の歪を空間分解能10ミクロンで、摂氏150度での接合中にも精度良く計測可能な歪センサーアレイを開発した。(2)上記歪センサーを用いて、超音波加振中の歪の空間分布とその時間変化をその場観測することに成功した。(3)球状バンプの場合、超音波加振中に、バンプの中央を中心とする二つの変形場をもって拡がり変形を起こしつつ接合が進行することを明らかにした。この場合、加振中にバンプとチップ間のはく離力も同時に発生し、はく離が生じた場合にはバンプの中央に応力集中が発生し、半導体の表面にクラックが発生することを明らかにした。これを避けるためには、はく離力を生じさせない程度の加重を加えながら加振することが有効であることを実証した。(4)メッキで形成したバンプのように平坦な形状のバンプの場合には、全体が変形するのではなく、バンプの表面近傍が摩擦力で変形し、接合が進行することを明らかにした。(5)バンプ直下に存在する電界効果トランジスタは、超音波加振中に発生する大きな動的歪ではなく、接合後に残留する歪によって特性が決定されることを明らかにした。(6)低残留歪で接合可能なコンプライアント・バンプを提案し、20ミクロンピッチでチップ当たり1万個のバンプ接合が可能であることを示した。(7)積層型半導体を用いた再構成型論理回路を提案、試作した。