A Framework for FPGA-based Accelerators with Maximum Memory Performance
A Framework for FPGA-based Accelerators with Maximum Memory Performance
具有最大内存性能的基于 FPGA 的加速器框架
批准号：
16K16026
负责人：
Takamaeda Shinya
金额：
$2.5万
依托单位：
依托单位国家：
日本
项目类别：
Grant-in-Aid for Young Scientists (B)
财政年份：
2016
资助国家：
日本
项目状态：
已结题
起止时间：
2016-04-01 至 2018-03-31
中文摘要
翻译
点击翻译按钮获取中文摘要
英文摘要
期刊论文(18)
专著(0)
科研奖励(0)
会议论文
登录
查看更多内容
Japanese High-level Synthesis Tools for FPGA Hardware Acceleration
日本用于 FPGA 硬件加速的高级综合工具
日本用于 FPGA 硬件加速的高级综合工具
DOI：
10.14923/transcomj.2016jbi0002
发表时间：
2017
期刊：
電子情報通信学会論文誌B 通信
影响因子：
--
作者：
[渡邊 実, 佐野 健太郎, 高前田 伸也, 三好 健文, 中條 拓伯]
通讯作者：
中條 拓伯
アルゴリズムとハードウェアの協調設計によるディープラーニングアクセラレーション
通过算法和硬件的协同设计加速深度学习
通过算法和硬件的协同设计加速深度学习
DOI：
--
发表时间：
2017
期刊：
影响因子：
--
作者：
[Hoang Gia Vu, Shinya Takamaeda-Yamazaki, Takashi Nakada, and Yasuhiko Nakashima: CPRring, Shinya Takamaeda-Yamazaki, 高前田 伸也, 高前田 伸也]
通讯作者：
高前田 伸也
ゆるふわコンピュータ
电脑松动
电脑松动
DOI：
--
发表时间：
2017
期刊：
影响因子：
--
作者：
[熊澤 輝顕, 高前田 伸也, 池辺 将之, 浅井 哲也, 本村 真人, 高前田 伸也]
通讯作者：
高前田 伸也
メモリアクセスパターンを考慮した遅延評価によるZDD構築の高速化
通过考虑内存访问模式的延迟评估加速 ZDD 构建
通过考虑内存访问模式的延迟评估加速 ZDD 构建
DOI：
--
发表时间：
2017
期刊：
影响因子：
--
作者：
[熊澤 輝顕, 高前田 伸也, 池辺 将之, 浅井 哲也, 本村 真人]
通讯作者：
本村 真人
Veriloggen
韦里洛根
韦里洛根
DOI：
--
发表时间：
期刊：
影响因子：
--
作者：
[]
通讯作者：
共 17 条
Multi-Paradigm High-Level Synthesis Framework with Productive Performance Optimization Capability
-
批准号：19H04075
-
项目类别：Grant-in-Aid for Scientific Research (B)
-
资助金额：$10.48万
-
财政年份：2019
-
负责人：Takamaeda Shinya
-
依托单位：
海外基金