遅延変動に耐性を有する集積回路の高位合成に関する研究

点击翻译按钮获取中文摘要

前年度は,遅延ばらつきに対する耐性を有する集積回路の新しいクラスである「構造的遅延変動耐性」の定義,および基礎的な設計条件を確立した.今年度は,提案設計の実用化に向けて構造的遅延変動耐性の拡張を行うことを目的とし,設計の最適化を併せて検討した.前年度から提案していた順序クロッキング(集積回路中の記憶素子に分配するクロック信号の到着時刻に明示的に順序付けすることにより遅延変動耐性を高める手法)は,集積回路全体に一つの順序付けを施すものであり,実際の大規模回路に対して実用的であるとはいえなかった.たとえば,順序クロッキングの順番において,先頭のものと最後尾のものとでは,クロック信号の到着時刻に大きな差が生じる可能性があり,これが新たなタイミング違反を発生させる可能性がある.また,製造時に順序クロッキングを固定することにより,レジスタ数が増加してしまうという欠点が存在した.そこで本年度は,順序クロッキングの順番を制御ステップ毎に可変とする機構を取り入れることにより,遅延変動耐性を保持しつつレジスタ数を大幅に削減することに成功した.可変機構が新たな回路コストとなっていることから,今後の課題としては可変機構の最適化を含めた回路全体の最適化があげられる.前年度までの研究は,主にレジスタ間の遅延変動を対象としていた.現在の集積回路はその大規模化にともない資源共有が必須であり,その結果モジュール(演算器,レジスタ)間の結線のために,マルチプレクサとよばれる信号切り替え素子の挿入が行われている.研究の過程において,マルチプレクサとレジスタ間にもタイミング条件が存在し,遅延変動によりタイミング違反が生じることが判明した.そこで,これまで行ってきたレジスタ間の遅延変動の議論とともに,マルチプレクサとレジスタ間の遅延変動も考慮した新たな構造的遅延変動耐性の定義を行い,設計条件を明らかにした.