Verlustleistungsreduktion durch integrationsgerechte Schwellwertgatter

点击翻译按钮获取中文摘要

Im Forschungs-Cluster "Robustheit für Low-Power Schaltungen" mit Herrn Prof. Götze, Herrn Prof. Pfleiderer und Frau Prof. Schmitt-Landsiedel, beabsichtigen wir den Einfluß von Prozeßschwankungen und Entwurfsmethoden auf der Algorithmus-, Logik- und Schaltungsebene auf die Verlustleistung von integrierten CMOS-Schaltungen zu untersuchen. In diesem Vorhaben soll gezeigt werden, inwieweit durch den Einsatz von Schwellwertlogik die Verlustleistung reduziert werden kann. Neben der konventionellen zweiwertigen Logik, die weitgehend in der CMOS-Technik eingesetzt wird, bietet eine Erweiterung von zwei- auf intern mehrwertige Logik Vorteile hinsichtlich geringerer Verlustleistung. Die Gründe hierfür liegen bei "einfacheren" Schaltungen mit geringerer logischer Tiefe und den daraus resultierenden Vorteilen. Die Konzepte logischer Funktionen daraus resultierenden Vorteilen. Die Konzepte logischer Funktionen mit Schwellwertlogik bzw. Majority-Gattern bilden die Grundlage für die Implementierung von verlustarmen Funktionsblöcken, an denen eine Verlustleistungsreduktion demonstriert werden soll. Die Höhe der Verlustleistung wird u.a. durch Parameterstreuungen bestimmt, die durcch angepaßte Schaltungstechnik kompensiert werden müssen. Arithmetische Schwellwertschaltungen mit reduzierter logischer Tiefe werden im Rahmen des oben genannten Clusters mit anderen Lösungen verglichen.