レイアウト情報を用いた高性能プロセッサの方式レベル設計支援システムの開発

点击翻译按钮获取中文摘要

開発する支援システムにおいては、まず設計者は方式レベルの動作記述とデータパスのレイアウト情報の初期設計を行い、その後設計者は支援システムからの動作速度の見積もりとボトルネック部分の指摘を受け、その情報を元に動作記述とレイアウト情報を変更する、という過程を繰り返す。動作記述言語としては、申請者が既に提案した方式レベル記述言語AIDLで行なう予定であったが、この設計の流れを実現するためには、以下の問題点があることがわかったので、まずAIDLの言語仕様の改良を行った。即ち、従来のAIDLの言語仕様では、動作に要する時間を陽に宣言しておく必要があった。しかし、達成可能な動作速度はモジュール間の信号伝播速度、及びモジュール内の実行速度によって決るため、動作に要する時間葉レイアウト情報がないと決定できない。今回行った改良の主要点は、動作に要する時間を不定として記述できるように拡張した点である。その後、改良したAIDLでdata forwarding,delayed branch,pipelined multi-functional unit,out-of-order completion,super-scalarといった複雑なパイプライン制御の方式レベル動作を記述した。AIDLの改良に引続き、拡張したAIDLのシュミレータを構築した。次に、モジュール間の信号伝播速度、及びモジュール内の実行速度を外部から与え、構築したシュミレータでこれらの種々の動作記述をシュミレーションした。その結果、モジュール間の信号伝播速度を変化させたときはには達成できる性能に大きな差が生じること、モジュール間の信号伝播速度を考慮してパイプライン制御方式を変更することが性能向上に必要不可欠であることがわかった。またこれらの結果より、レイアウト情報を考慮した方式レベルの設計支援が可能であることが明らかになった。動作記述とレイアウト情報の間の対応関係を抽出するツールの開発すること、そのツールと構築したシュミレータとのインタフェースを構築すること、の2点は今後の課題である。