Hierarchische Synthese für anwendungsspezifische Prototypenimplementierungen

在diesem Forschungsvorhaben soll后der bisher entwickelte hierarchische High-Level-Syntheseansatz unt Berucksichtigung gegebener Zielarchitekturen dahingehend erweitert了,prozeßubergreifendes和zielarchitekturspezifisches Zeitverhalten在内der综合祖茂堂analysieren,嗯zielgerichtete Syntheseentscheidungen hinsichtlich der Einhaltung冯harten Zeitbedingungen automatisch durchfuhren祖茂堂能帮。模具在快速成型复合材料集成系统中，在快速成型系统中，在快速成型系统中，在快速成型系统中，在快速成型系统中，在快速成型系统中，在快速成型系统中，在快速成型系统中，在快速成型系统中，在快速成型系统中，在快速成型系统中，在快速成型系统中，在快速成型系统中，在快速成型系统中，在快速成型系统中，在快速成型系统中，在快速成型系统中，在快速成型系统中，在快速成型系统中，在快速成型系统中，在快速成型系统中，在快速成型系统中，在快速成型系统中，在快速成型系统中，在快速成型系统中，在快速成型系统中，在快速成型系统中，在快速成型系统中，在快速成型系统中，在快速成型系统中，在快速成型系统中。Da dabei Zeitbedingungen in allgemeinen in Relation zur spezizizizierten kommunikationsverhalens Voraussetzung stehen， ist eine globale分析des kommunikationsverhalens Voraussetzung schen， r . sinnvolle prozezezeingungen and zur berachtung gegebener harter Zeitbedingungen and zur detection zeitkritischer Blöcke innerhalb des Gesamtsystems。Diese analyze bietet außerdem die Grundlage, prozeß <e:1> bergreifende Optimierungen während der Synthese durchf<s:1> hren zu können。Eine präzise bercksichtigung des zielarchitekturspezifischen Zeitverhaltens fhrt zu einer gleichmäßigeren Auslastung der Takte im gesamten System and somit zu einer Optimierung der Taktfrequenz, die unmittelbar mit der Reaktionszeit des integrieerten Steuerungssystems korreliert。Um dies zu erreichen, m<s:1> ssen insbesonere effiziente Abschätzverfahren entwickelt werden, die bereits in fren synthesphasen die einflichen der verindindungslaufzeiten einschließlich der Multiplexer and des Steuerwerks under bercksichtigung der Zielarchitektur beestimmen können。

In diesem Forschungsvorhaben soll der bisher entwickelte hierarchische High-Level-Syntheseansatz unter Berücksichtigung gegebener Zielarchitekturen dahingehend erweitert werden, prozeßübergreifendes sowie zielarchitekturspezifisches Zeitverhalten während der Synthese zu analysieren, um zielgerichtete Syntheseentscheidungen hinsichtlich der Einhaltung von harten Zeitbedingungen automatisch durchführen zu können. Dies spielt insbesondere im Rapid-Prototyping komplexer integrierter Steuerungssysteme eine entscheidende Rolle, da sich diese Systeme in der Regel aus kommunizierenden nebenläufigen Prozessen, die hierarchisch strukturiert sein können und mit der Umgebung interagieren, zusammensetzen. Da dabei Zeitbedingungen im allgemeinen in Relation zur spezifizierten Kommunikation zwischen den Prozessen und der Umgebung stehen, ist eine globale Analyse des Kommunikationsverhaltens Voraussetzung für eine sinnvolle prozeßlokale Betrachtung gegebener harter Zeitbedingungen und zur Detektion zeitkritischer Blöcke innerhalb des Gesamtsystems. Diese Analyse bietet außerdem die Grundlage, prozeßübergreifende Optimierungen während der Synthese durchführen zu können. Eine präzise Berücksichtigung des zielarchitekturspezifischen Zeitverhaltens führt zu einer gleichmäßigeren Auslastung der Takte im gesamten System und somit zu einer Optimierung der Taktfrequenz, die unmittelbar mit der Reaktionszeit des integrierten Steuerungssystems korreliert. Um dies zu erreichen, müssen insbesondere effiziente Abschätzverfahren entwickelt werden, die bereits in frühen Synthesephasen die Einflüsse der Verbindungslaufzeiten einschließlich der Multiplexer und des Steuerwerks unter Berücksichtigung der Zielarchitektur bestimmen können.