Hierarchische Synthese für anwendungsspezifische Prototypenimplementierungen

在Diesem Forschungsvorhaben solder Bisher entwickelte Hierarchische High Level-Syntheseansatz Under Berück sichtigung gonggung gegebener ZielArchitekturen dahingert ertern，prozeüberbergreifendes Sowie zielArchekturSpeifisches Zeitverhalten während der Synthesieren，um zielgerichtete Syntheeentscheungen hinsichtigung de Estithenton Harten Zeitungung Enactergen Von Harten Zeittung nnnen自动完成。这是一个快速成型的多工器集成商Steuerungssystem eine entschedende Rolle，这一系统在一个区域Aus komomizierenden nebenläufigen Prozessen，和MIT der Umgebung interagieren，zusammensetzen的层次结构。在全球范围内的交流与交流的关系中，我们从全球范围内分析了各种交流的方式和方式。在此基础上，提出了一种新的解决方案--优化方案。Eine Präzise Berück sichtigung des zielArchekturSpezifischen Zeitverhalten führt zu einer gleichmäúigeren Auslastung der Takte im gesamten system and Somit zu einer Optimierung der Taktfreenz，die unmittelbar MIT der Reaktionszeit des Entigrierten SteuerungsSystems korreliert。在接下来的一段时间里，所有的复用器和多路复用器都不在此列，而所有的复用器和多路复用器都不在此列。

In diesem Forschungsvorhaben soll der bisher entwickelte hierarchische High-Level-Syntheseansatz unter Berücksichtigung gegebener Zielarchitekturen dahingehend erweitert werden, prozeßübergreifendes sowie zielarchitekturspezifisches Zeitverhalten während der Synthese zu analysieren, um zielgerichtete Syntheseentscheidungen hinsichtlich der Einhaltung von harten Zeitbedingungen automatisch durchführen zu können. Dies spielt insbesondere im Rapid-Prototyping komplexer integrierter Steuerungssysteme eine entscheidende Rolle, da sich diese Systeme in der Regel aus kommunizierenden nebenläufigen Prozessen, die hierarchisch strukturiert sein können und mit der Umgebung interagieren, zusammensetzen. Da dabei Zeitbedingungen im allgemeinen in Relation zur spezifizierten Kommunikation zwischen den Prozessen und der Umgebung stehen, ist eine globale Analyse des Kommunikationsverhaltens Voraussetzung für eine sinnvolle prozeßlokale Betrachtung gegebener harter Zeitbedingungen und zur Detektion zeitkritischer Blöcke innerhalb des Gesamtsystems. Diese Analyse bietet außerdem die Grundlage, prozeßübergreifende Optimierungen während der Synthese durchführen zu können. Eine präzise Berücksichtigung des zielarchitekturspezifischen Zeitverhaltens führt zu einer gleichmäßigeren Auslastung der Takte im gesamten System und somit zu einer Optimierung der Taktfrequenz, die unmittelbar mit der Reaktionszeit des integrierten Steuerungssystems korreliert. Um dies zu erreichen, müssen insbesondere effiziente Abschätzverfahren entwickelt werden, die bereits in frühen Synthesephasen die Einflüsse der Verbindungslaufzeiten einschließlich der Multiplexer und des Steuerwerks unter Berücksichtigung der Zielarchitektur bestimmen können.