Hardware Synthesis of High-speed Network Monitors

高速网络监视器的硬件综合

• 批准号: 13650409
• 负责人: HIGASHINO Teruo
• 金额: $ 1.73万
• 依托单位: Osaka University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Scientific Research (C)
• 财政年份: 2001
• 资助国家: 日本
• 起止时间: 2001 至 2002
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-13650409/
• 关键词: Network Monitor; Network Management; Hardware Synthesis; Concurrent Systems; VHDL; Communication Protocols; Reliability; Multi-rendezvous

Due to recent progress of the Internet, We need high-speed network monitors which can observe millions of packets per second. This research proposes a technique to synthesize hardware circuits from formal specifications of high-Speed network monitors described in LOTOS language.In the proposed method, a given network monitor is modeled as concurrent EFSMs, and data exchange among them is specified using multi-rendezvous in LOTOS. Depending on monitoring items and network speeds,We must derive different hardware circuits. For such parameter values, the proposed method can automatically select suitable hardware modules and adjust parameter values of the derived hardware component. We have developed a tool to generate the corresponding RT-level VHDL Specification from a given specification, and synthesize an FPGA circuit from the derived VHDL description. From our experiments, We have confirmed that the generated circuits have enough speeds for monitoring packets in Gigabit Ethernet.

由于近年来互联网的发展，我们需要能够每秒观察数百万数据包的高速网络监视器。本研究提出了一种从LOTOS语言描述的高速网络监视器的形式化规范中合成硬件电路的技术。在该方法中，将给定的网络监视器建模为并发EFSMs，并在LOTOS中使用多交会指定EFSMs之间的数据交换。根据监控项目和网络速度的不同，我们必须推导出不同的硬件电路。对于这些参数值，所提出的方法可以自动选择合适的硬件模块并调整派生硬件组件的参数值。我们开发了一个工具，从给定的规范生成相应的rt级VHDL规范，并从派生的VHDL描述合成FPGA电路。从我们的实验中，我们已经确认生成的电路有足够的速度来监控千兆以太网中的数据包。

项目成果

森, 中田, 東野: "並行周期EFSMに対するパラメトリックモデル検査手法"電子情報通信学会論文誌 D-I. J86-D-I・2. 75-87 (2003)

Mori、Nakata、Higashino：“并行周期 EFSM 的参数模型检查方法”IEICE Transactions D-I·75-87 (2003)。

Higashino, yamaguchi, Yasumoto, Nakata: "Perspectives in Developing Distributed Cooperative Systems"2nd Int. Conf. on Software Eng., Artificial Intelligence Networking & Parallel/Distributed Computing(SNPD'2001). (招待講演論文). xi-xix (2002)

Higashino、yamaguchi、Yasumoto、Nakata：“开发分布式协作系统的观点”第二届软件工程国际会议，人工智能网络与并行/分布式计算（SNPD2001）（特邀演讲论文）。 2002）

桐村, 高本, 安本, 中田, 東野: "並行同期EFSM群を用いたバックボーン向けネットワークモニタ回路の実装と評価"Proceedings of Internet Conference 2001 (IC2001). (2001)

Kirimura、Takamoto、Yasumoto、Nakata、Higashino：“使用并行同步 EFSM 组的骨干网络监控电路的实现和评估”2001 年互联网会议记录 (IC2001) (IC2001)。

Masayuki Kirimura, Yoshifumi Takamoto, Takanori Mori, Keiichi Yasumoto, Akio Nakata and Teruo Higashino: "Design and Implementation of FPGA Circuits for High Speed Network Monitors"Proceedings of the 12th International Conference on Field Programmable Log

Masayuki Kirimura、Yoshifumi Takamoto、Takanori Mori、Keiichi Yasumoto、Akio Nakata 和 Teruo Higashino：“高速网络监视器 FPGA 电路的设计与实现”第十二届现场可编程日志国际会议论文集

Keiichi Yasumoto, Takaaki Umedu, Hirozumi Yamaguchi, Akio Nakata and Teruo Higashino: "Protocol Animation based on Event-driven Visualization Scenarios in Real-time LOTOS"Computer Networks. Vol.40, No.5. 639-663 (2002)

Keiichi Yasumoto、Takaaki Umedu、Hirozumi Yamaguchi、Akio Nakata 和 Teruo Higashino：“实时 LOTOS 中基于事件驱动可视化场景的协议动画”计算机网络。