Hardware Synthesis of Communication Protocols in Real-Time LOTOS Language

实时LOTOS语言通信协议的硬件综合

• 批准号: 11650379
• 负责人: HIGASHINO Teruo
• 金额: $ 1.86万
• 依托单位: Osaka University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Scientific Research (C)
• 财政年份: 1999
• 资助国家: 日本
• 起止时间: 1999 至 2000
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-11650379/
• 关键词: LOTOS; Hardware Synthesis; Real-Time Systems; Concurrent Systems; FDTs; Communication Protocols; VHDL; Scheduling; 形式記述技法; ハードウェア高位合成; レジスタ転送レベル

This research proposes a concurrent periodic EFSMs model and a technique to synthesize hardware circuits from specifications of real-time systems described in Real-Time LOTOS language. In the proposed model, data exchange by synchronous execution of the same events in multiple EFSMs can be specified as multi-way synchronization in LOTOS.The executable time range of each event can be given as a logical conjunction of linear inequalities of the execution time of its preceding events. Since each EFSM has some branches and some combination of branches of those EFSMs may not be executable because of their timing constraints, the proposed synthesis technique finds only executable combination of branches from a given specification and generates a scheduler for event sequences in each executable combination of branches. We have developed a tool to generate the corresponding RTL-level VHDL specification from a given specification, and generated circuits from some specifications such as a video playback chip. From those experiments, we have confirmed that the performance and size of the generated circuits are reasonable for practical use.

本研究提出一个并发周期EFSMs模型和一个技术来综合硬件电路从实时LOTOS语言描述的实时系统的规格。在该模型中，多个EFSM中相同事件的同步执行的数据交换可以在LOTOS中被描述为多路同步，每个事件的可执行时间范围可以被描述为前一个事件执行时间的线性不等式的逻辑合取.由于每个EFSM有一些分支和一些组合的分支，这些EFSM的可能是不可执行的，因为他们的时间限制，建议的合成技术发现只有可执行的组合的分支从一个给定的规范，并生成一个调度程序的事件序列在每个可执行的组合分支。我们已经开发了一个工具来生成相应的RTL级的VHDL规格从一个给定的规格，并生成电路从一些规格，如视频播放芯片。从这些实验中，我们已经证实，所产生的电路的性能和尺寸是合理的实际使用。

项目成果

H.Yamaguchi, K.El-Fakih, G.von Bochmann and T.Higashino: "A Petri Net Based Method for Deriving Distributed Specification with Optimal Allocation of Resources"Proc.of International Conference on Software Engineering Applied to Networking and Parallel, Dis

H.Yamaguchi、K.El-Fakih、G.von Bochmann 和 T.Higashino：“基于 Petri 网的方法，用于导出具有最佳资源分配的分布式规范”Proc.of International Conference on Software Engineering Applied to Networking and Parallel, Dis

寺島芳樹,安本慶一,東野輝夫,安倍広多,松浦敏雄,谷口健一: "Integration of QoS Guarantees into SMIL and its Flexible Implementation"Proceedings of Eighth International Workshop on Quality of Service (IWQoS 2000). 164-166 (2000)

Yoshiki Terashima、Keiichi Yasumoto、Teruo Higashino、Hirota Abe、Toshio Matsuura、Kenichi Taniguchi：“将 QoS 保证集成到 SMIL 中及其灵活实施”第八届国际服务质量研讨会论文集 (IWQoS 164-166) (2000)。

辰本,安倍,安本,東野,松浦,山口,谷口: "時間拡張 LOTOS コンパイラの作成とマルチメディアアプリケーションへの応用"情報処理学会論文誌. 41-2. 424-434 (1999)

Tatsumoto、Abe、Yasumoto、Higashino、Matsuura、Yamaguchi、Taniguchi：“时间扩展的 LOTOS 编译器的创建及其在多媒体应用中的应用”，日本信息处理学会汇刊 41-2 (1999)。

片桐久晶,桐村昌行,安本慶一,中田明夫,東野輝夫,谷口健一: "同期通信可能な周期EFSM群のハードウェア構成法"情報処理学会論文誌. 42・3(掲載予定). (2001)

Hisaaki Katagiri、Masayuki Kirimura、Keiichi Yasumoto、Akio Nakata、Teruo Higashino、Kenichi Taniguchi：“能够进行同步通信的周期性 EFSM 组的硬件配置方法”，日本信息处理学会会刊 42, 3（待出版）。 ）

中田,服部,東野,谷口: "時間制約と入出力データに関する条件判定が同時に記述できるオートマトンモデルとその双模倣等価性検証法"情報処理学会DPワークショプ. 37-42 (1999)

Nakata，Hattori，Higashino，Taniguchi：“一种可以同时描述有关时间约束和输入/输出数据的条件判断的自动机模型及其双仿等价验证方法”日本信息处理学会DP研讨会37-42（1999）。