自己組織化マップ連想メモリの高機能化とハードウェア化に関する研究

本研究では,連想に基づく高次情報処理システムの実現に向けて,より適切に脳の連想記憶機能を模倣する連想メモリを構築し,プログラミングが可能なハードウェアであるFPGAに実装することを目的としている.本年度は以下の研究を行った.1.海馬神経回路網のモデル化生体の脳では海馬が記憶の獲得に重要な役割を果たしていると考えられている.本研究では,神経細胞に見られるスパイクタイミングによる学習則と海馬の解剖学的構造を考慮した連想メモリを構築し,本モデルが情報の出現頻度に応じて記憶を形成したり消去したりできること,並びに時空間情報を扱えることを明らかにした.2.自己組織化マップ連想メモリのハードウェアモデルの検討実装の対象としているFPGAはディジタル回路であるため,FPGAを用いて効率的に大規模な連想メモリを実装するためには,これまでソフトウェアモデルとして開発・改良を行ってきた自己組織化マップ連想メモリをハードウェア化に適したモデルとなるように修正する必要がある.具体的には,データの表現方法や回路規模が大きくなる乗算回路などについて,本モデルの基本的な特徴を損なわない範囲で簡単化を図る必要がある.また,連想メモリの中で情報の記憶に直接関係する重みの精度をどの程度にするべきか,複雑な演算を必要とする学習をハードウェア化に適した機構となるようにするためにはどのような修正を加えるべきかなどの検討を行った.こうした修正による影響を計算機シミュレーションによって確認した後,ハードウェアモデルのプロトタイプを構築した.

本研究では,連想に基づく高次情報処理システムの実現に向けて,より適切に脳の連想記憶機能を模倣する連想メモリを構築し,プログラミングが可能なハードウェアであるFPGAに実装することを目的としている.本年度は以下の研究を行った.1.海馬神経回路網のモデル化生体の脳では海馬が記憶の獲得に重要な役割を果たしていると考えられている.本研究では,神経細胞に見られるスパイクタイミングによる学習則と海馬の解剖学的構造を考慮した連想メモリを構築し,本モデルが情報の出現頻度に応じて記憶を形成したり消去したりできること,並びに時空間情報を扱えることを明らかにした.2.自己組織化マップ連想メモリのハードウェアモデルの検討実装の対象としているFPGAはディジタル回路であるため,FPGAを用いて効率的に大規模な連想メモリを実装するためには,これまでソフトウェアモデルとして開発・改良を行ってきた自己組織化マップ連想メモリをハードウェア化に適したモデルとなるように修正する必要がある.具体的には,データの表現方法や回路規模が大きくなる乗算回路などについて,本モデルの基本的な特徴を損なわない範囲で簡単化を図る必要がある.また,連想メモリの中で情報の記憶に直接関係する重みの精度をどの程度にするべきか,複雑な演算を必要とする学習をハードウェア化に適した機構となるようにするためにはどのような修正を加えるべきかなどの検討を行った.こうした修正による影響を計算機シミュレーションによって確認した後,ハードウェアモデルのプロトタイプを構築した.