高性能強誘電体ゲート電界効果トランジスタの研究

本研究では、次世代の不揮発メモリ・不揮発ロジック素子として期待される強誘電体電界効果トランジスタ(FeFET)の微細化・薄膜化の研究を行い、実用半導体集積回路への応用が可能な高性能FeFETを作製することを目指してきた。強誘電体SrBi2Ta209と絶縁体Hf-Al-0の薄膜化を進め、低振幅(4V)でのデータ書込み動作が可能な強誘電体ゲートトランジスタ作製という目標に昨年度到達できたので、その成果をさらに発展させ、本年度は不揮発ロジック回路へのFeFETの応用展開を図るための回路作製技術の研究を行った。これまではトランジスタ単位の研究であったので、トランジスタのソース・ドレイン・ゲートの各電極の形成までに作製プロセスが留まっていたが、不揮発ロジック回路では、pチャネルのFeFETとnチャネルのFeFETを組み合わせるので、電極間の配線の形成と、配線間の不要な短絡を防ぐ絶縁膜の形成が必要である。ソースとドレイン電極用のシリコンの穴に、まず電子ビーム蒸着法でTi/Alの2層金属を埋めこんだ。ソース、ドレインとゲート電極への第1層の配線材料には、Ti金属を用いた。第2層の配線を形成する前に、Si02絶縁体層をrfマグネトロンスパッタ法で形成し、第2配線は電子ビーム蒸着法によるTi/Alの2層金属で形成した。本年度開発したこの回路作成技術を用いてFeFETによるロジック演算NOT回路を試作し、電気特性を評価したところロジック演算動作だけでなく、ロジックデータの不揮発記憶性能も確認した。以上まとめると、本研究の目標である実用半導体集積回路への応用が可能な高性能FeFETの作製し大いに貢献する成果を得ることができた。

本研究では、次世代の不揮発メモリ・不揮発ロジック素子として期待される強誘電体電界効果トランジスタ(FeFET)の微細化・薄膜化の研究を行い、実用半導体集積回路への応用が可能な高性能FeFETを作製することを目指してきた。強誘電体SrBi2Ta209と絶縁体Hf-Al-0の薄膜化を進め、低振幅(4V)でのデータ書込み動作が可能な強誘電体ゲートトランジスタ作製という目標に昨年度到達できたので、その成果をさらに発展させ、本年度は不揮発ロジック回路へのFeFETの応用展開を図るための回路作製技術の研究を行った。これまではトランジスタ単位の研究であったので、トランジスタのソース・ドレイン・ゲートの各電極の形成までに作製プロセスが留まっていたが、不揮発ロジック回路では、pチャネルのFeFETとnチャネルのFeFETを組み合わせるので、電極間の配線の形成と、配線間の不要な短絡を防ぐ絶縁膜の形成が必要である。ソースとドレイン電極用のシリコンの穴に、まず電子ビーム蒸着法でTi/Alの2層金属を埋めこんだ。ソース、ドレインとゲート電極への第1層の配線材料には、Ti金属を用いた。第2層の配線を形成する前に、Si02絶縁体層をrfマグネトロンスパッタ法で形成し、第2配線は電子ビーム蒸着法によるTi/Alの2層金属で形成した。本年度開発したこの回路作成技術を用いてFeFETによるロジック演算NOT回路を試作し、電気特性を評価したところロジック演算動作だけでなく、ロジックデータの不揮発記憶性能も確認した。以上まとめると、本研究の目標である実用半導体集積回路への応用が可能な高性能FeFETの作製し大いに貢献する成果を得ることができた。