高性能強誘電体ゲート電界効果トランジスタの研究

高性能铁电栅场效应晶体管的研究

基本信息

批准号：
05F05660
负责人：
酒井滋樹
金额：
$ 1.54万
依托单位：
National Institute of Advanced Industrial Science and Technology
依托单位国家：
日本
项目类别：
Grant-in-Aid for JSPS Fellows
财政年份：
2005
资助国家：
日本
起止时间：
2005 至 2007
项目状态：
已结题

项目摘要

本研究では、次世代の不揮発メモリ・不揮発ロジック素子として期待される強誘電体電界効果トランジスタ(FeFET)の微細化・薄膜化の研究を行い、実用半導体集積回路への応用が可能な高性能FeFETを作製することを目指してきた。強誘電体SrBi2Ta209と絶縁体Hf-Al-0の薄膜化を進め、低振幅(4V)でのデータ書込み動作が可能な強誘電体ゲートトランジスタ作製という目標に昨年度到達できたので、その成果をさらに発展させ、本年度は不揮発ロジック回路へのFeFETの応用展開を図るための回路作製技術の研究を行った。これまではトランジスタ単位の研究であったので、トランジスタのソース・ドレイン・ゲートの各電極の形成までに作製プロセスが留まっていたが、不揮発ロジック回路では、pチャネルのFeFETとnチャネルのFeFETを組み合わせるので、電極間の配線の形成と、配線間の不要な短絡を防ぐ絶縁膜の形成が必要である。ソースとドレイン電極用のシリコンの穴に、まず電子ビーム蒸着法でTi/Alの2層金属を埋めこんだ。ソース、ドレインとゲート電極への第1層の配線材料には、Ti金属を用いた。第2層の配線を形成する前に、Si02絶縁体層をrfマグネトロンスパッタ法で形成し、第2配線は電子ビーム蒸着法によるTi/Alの2層金属で形成した。本年度開発したこの回路作成技術を用いてFeFETによるロジック演算NOT回路を試作し、電気特性を評価したところロジック演算動作だけでなく、ロジックデータの不揮発記憶性能も確認した。以上まとめると、本研究の目標である実用半導体集積回路への応用が可能な高性能FeFETの作製し大いに貢献する成果を得ることができた。

在这项研究中，我们研究了铁电场效应晶体管（FEFET）的微型化和稀疏，这些晶体晶体管（FEFET）预计将是下一代的非挥发性记忆和非挥发性逻辑元素，旨在制造可用于实用的半强度集成电路的高表现FEFET。我们已经能够实现制造铁电栅极晶体管的目标，这些晶体管可以使用铁电SRBI2TA209的稀薄膜和去年的绝缘体HF-AL-0编写低振幅（4V）的数据，并进一步开发了结果，并且今年我们已经对Fefiel of Fefets的电路制造技术进行了研究，以开发Fefiel of Fefiel的循环技术。到目前为止，到目前为止进行了研究，因此制造过程一直存在，直到形成晶体管的电极，排水管和大门，但是在非挥发性逻辑电路中，P通道FEFET和N-CHANNEL FEFET结合在一起，以形成电线的必要条件，以形成电线，以形成电线，以至于要进行连接的构成，这是在易于构成的。连接。首先将两层Ti/Al金属埋在硅孔中，以供源，并通过电子束蒸发来排出电极。 Ti金属用作第一层的接线材料，供电，排水和栅极电极。在形成第二层接线之前，通过RF磁控溅射形成SI02绝缘子层，第二个接线是由电子束蒸发由两层Ti/Al Metal形成的。使用今年开发的该电路创建技术，我们创建了一个原型逻辑计算而不是使用FEFET的电路，当我们评估电气特性时，我们不仅确认了逻辑计算操作，还确认了逻辑数据的非挥发性存储器性能。总而言之，我们为制造高性能FEFET做出了巨大贡献，这些FEFET可以应用于实用的半导体集成电路，这是这项研究的目的。