歪および歪緩和シリコン系結晶成長と歪高速デバイスの作製と評価

シリコントランジスタの微細化を用いない高性能化技術の一つに歪チャネル技術がある。本研究ではIV族混晶半導体であるSi_<1-y>C_yに着目し、歪Si/Si_<1-y>C_y構造を提案している。この構造では従来の歪Si/SiGeにおける歪Siとは逆方向の歪が生じ、成長方向の移動度の向上が期待される。このことから、チャネルが縦方向である縦型トランジスタへの応用が可能となり、歪チャネルと縦型トランジスタ構造という二つの技術を組み合わせることでより一層の性能向上が達成可能となる。前年度までにこの構造の実現へ向けて重要である歪緩和Si_<1-y>C_y膜の作製と高品質化を試み、SOI基板が緩和膜の作製に有効であるとの指針を得た。平成19年度は、SOI基板上に作製した歪緩和膜上に歪Siの作製を試み、歪量0.178%を有する歪Siの作製に成功した。歪Siの品質は歪緩和Si_<1-y>C_y膜に依存することが分かっており、さらなる歪SIの高品質化へ向け、歪緩和Si_<1-y>C_y膜の緩和メカニズムの解明を試みた。Si_<1-y>C_y/Si系では、一般的に見られる歪緩和とは異なる現象が見られ、これは緩和メカニズムが異なることが原因であると考えた。その上で、歪緩和が表面の形状変化により発生すると仮定し、これにより誘発された90°転位によって欠陥が発生、凝集するモデルを新たに提案した。この形状変化が発生する膜厚を理論計算した結果、C濃度1%のSi_<1-y>C_y膜では241nmであった。これは実験結果に良く合致しており、提案したモデルで実験結果を定量的に説明出来ることを確認した。このことから、良質な緩和膜作製にはヘテロ界面に転位を集中させる層を導入することが有効であり、デバイス応用可能な歪Si層作製のための歪緩和Si_<1-y>C_y膜の高品質化手法を導いた。

シリコントランジスタの微細化を用いない高性能化技術の一つに歪チャネル技術がある。本研究ではIV族混晶半導体であるSi_<1-y>C_yに着目し、歪Si/Si_<1-y>C_y構造を提案している。この構造では従来の歪Si/SiGeにおける歪Siとは逆方向の歪が生じ、成長方向の移動度の向上が期待される。このことから、チャネルが縦方向である縦型トランジスタへの応用が可能となり、歪チャネルと縦型トランジスタ構造という二つの技術を組み合わせることでより一層の性能向上が達成可能となる。前年度までにこの構造の実現へ向けて重要である歪緩和Si_<1-y>C_y膜の作製と高品質化を試み、SOI基板が緩和膜の作製に有効であるとの指針を得た。平成19年度は、SOI基板上に作製した歪緩和膜上に歪Siの作製を試み、歪量0.178%を有する歪Siの作製に成功した。歪Siの品質は歪緩和Si_<1-y>C_y膜に依存することが分かっており、さらなる歪SIの高品質化へ向け、歪緩和Si_<1-y>C_y膜の緩和メカニズムの解明を試みた。Si_<1-y>C_y/Si系では、一般的に見られる歪緩和とは異なる現象が見られ、これは緩和メカニズムが異なることが原因であると考えた。その上で、歪緩和が表面の形状変化により発生すると仮定し、これにより誘発された90°転位によって欠陥が発生、凝集するモデルを新たに提案した。この形状変化が発生する膜厚を理論計算した結果、C濃度1%のSi_<1-y>C_y膜では241nmであった。これは実験結果に良く合致しており、提案したモデルで実験結果を定量的に説明出来ることを確認した。このことから、良質な緩和膜作製にはヘテロ界面に転位を集中させる層を導入することが有効であり、デバイス応用可能な歪Si層作製のための歪緩和Si_<1-y>C_y膜の高品質化手法を導いた。