コンピュータソフトウェアの著作権保護を可能とする計算機システムの実現

实现能够保护计算机软件版权的计算机系统

• 批准号: 17700069
• 负责人: 田中 康一郎
• 金额: $ 2.24万
• 依托单位: Kyushu Institute of Technology
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Young Scientists (B)
• 财政年份: 2005
• 资助国家: 日本
• 起止时间: 2005 至 2006
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-17700069/
• 关键词: 著作権保護; FPGA; リコンフィギャラブル・ロジック; DSP; SDRA; ハードウェア・ソフトウェア協調処理; SDRAM

前年度では、コンピュータソフトウェアの著作権保護を可能とする計算機システムの実現するための、評価環境を構築するためにハードウェアプラットフォームであるRICEとそのライブラリ(IP、ファームウェア、ドライバなど)の整備し、それらが正常に動作することを確認した。本年度は、その環境を用いて具体的にアプリケーションを開発することで、提案するシステムの性能評価を行った。我々の提案する安全な計算機システムの基本アイデアは、プロセッサとメモリの通信時間にデータの暗号化および復号化の処理を隠蔽することで、従来システムの処理性能を低下させることなく、安全性を向上させることができることである。また、その処理を従来の高速ではあるが柔軟性のないハードウェアや柔軟性はあるものの多くの処理時間を必要とするソフトウェアで実現するのではなく、柔軟なハードウェアであるリコンフィギャラブル・ロジックで実現することで、高い安全性と継続的に提供できることである。提案するシステムを評価対象である従来システムとしてRICEを用いた時の基本性能評価を行った。その結果、プロセッサに用意されている複数のメモリ・インタフェースでは通信バンド幅の違いがあること、通信粒度の違いによってプログラミング手法を変更すべきであることが確認できた。また、ベンチマークソフトウェアを用いたプロセッサによる暗号・復号化処理は非常に負荷の高い処理であり、単純な読み込み操作において暗号化処理を実行すると通信バンド幅が1/30に低下することも併せて確認できた。最後に、提案するシステムの性能評価を行った。その結果、プラットフォームに用いたFPGAにおいて、数百Mbpsのスループットを実現できることから、提案システムでは暗号・復号処理を実装しても通信バンド幅がほとんど低下しないことが確認できた。これにより、提案したシステムが効果的に具現化できることを証明できた。

Before the annual で は, コ ン ピ ュ ー タ ソ フ ト ウ ェ ア 権 の works may protect を と す る computer シ ス テ ム の be presently す る た め の, review 価 environment を construct す る た め に ハ ー ド ウ ェ ア プ ラ ッ ト フ ォ ー ム で あ る RICE と そ の ラ イ ブ ラ リ (IP, フ ァ ー ム ウ ェ ア, ド ラ イ バ な ど) の servicing し, そ れ ら が に normal movement Youdaoplaceholder0 とを とを confirm that た. Environment this year は, そ の を い て specific に ア プ リ ケ ー シ ョ ン を open 発 す る こ と で, proposal す る シ ス テ ム の performance evaluation 価 を line っ た. I 々 の proposal す る security な computer シ ス テ ム の basic ア イ デ ア は, プ ロ セ ッ サ と メ モ リ の communication time に デ ー タ の sign the お よ び complex number change の 処 government manage を shadowing す る こ と で, 従 シ ス テ ム の 処 can rational low を さ せ る こ と な く, security を upward さ せ る こ と が で き る こ と で あ る. ま た, そ の 処 Richard を 従 to の high-speed で は あ る が softness の な い ハ ー ド ウ ェ ア や softness は あ る も の の more く の 処 manage time を necessary と す る ソ フ ト ウ ェ ア で be presently す る の で は な く, soft な ハ ー ド ウ ェ ア で あ る リ コ ン フ ィ ギ ャ ラ ブ ル · ロ ジ ッ ク で be presently す る こ と で, high safety い と 継 続 に provide で き Youdaoplaceholder0 る とである. Proposal す る シ ス テ ム を review 価 like で seaborne あ る 従 to シ ス テ ム と し て RICE を with い た の the basic performance evaluation 価 を line っ た. そ の results, プ ロ セ ッ サ に intention さ れ て い る plural の メ モ リ · イ ン タ フ ェ ー ス で は communication バ ン ド picture の violations い が あ る こ と, communication granularity の violations い に よ っ て プ ロ グ ラ ミ ン グ gimmick を - more す べ き で あ る こ と が confirm で き た. ま た, ベ ン チ マ ー ク ソ フ ト ウ ェ ア を with い た プ ロ セ ッ サ に よ る sign, the complex number change 処 Richard は very high load の に い 処 Richard で あ り, 単 pure な 読 み 込 み operation に お い て sign the 処 Richard を line be す る と communication バ ン ド low amplitude が 1/30 に す る こ と も and せ て confirm で き た. Finally, に, proposal するシステム するシステム performance evaluation 価を line った. そ の results, プ ラ ッ ト フ ォ ー ム に with い た FPGA に お い て, hundreds of megabits per second の ス ル ー プ ッ ト を be presently で き る こ と か ら, proposal シ ス テ ム で は sign, the complex number 処 Richard を be loaded し て も communication バ ン ド picture が ほ と ん ど low し な い こ と が confirm で き た. Youdaoplaceholder2 れによ たシステムが, に materialization of the effect of the proposal たシステムが で る る る とを とを とを とを とを とを とを とを とを とを とを とを とを とを とを た た た た る とを とを とを とを とを で た た.

项目成果

リコンフィギャラブルシステムRICEとSystemCによる設計環境

使用可重构系统 RICE 和 SystemC 的设计环境

• 发表时间: 2006
• 期刊: Electronic Design and Solution Fair 2006 University Plaza 資料集
• 作者: 後藤 幸功;村山 優子;Koichiro Tanaka;田中 康一郎ほか
• 通讯作者: 田中 康一郎ほか

動的部分再構成可能なFPGAを搭載したFPGA/DSPプラットフォームRICEのためのコンフィギュレーション・コントローラの実装

使用动态部分可重配置 FPGA 实现 FPGA/DSP 平台 RICE 的配置控制器

• 发表时间: 2006
• 期刊: 第13回FPGA/PLD Design Conference (掲載決定)
• 作者: 川原 崇宏;田中 康一郎;and 佐藤 寿倫
• 通讯作者: and 佐藤 寿倫

リコンフィギュラブル・システムRICEにおける再構成時間の短縮

减少可重构系统 RICE 中的重构时间

• 发表时间: 2005
• 期刊: 第13回電子情報通信学会九州支部学生会講演会
• 作者: 川原 崇宏;田中 康一郎;佐藤 寿倫
• 通讯作者: 佐藤 寿倫

An FPGA Implementation of Partial Dynamic Reconfiguration Controller and Processor Interfaces for a Processor-Based System with Reconfigurable Logics

具有可重配置逻辑的基于处理器的系统的部分动态重配置控制器和处理器接口的 FPGA 实现

• 发表时间: 2006
• 期刊: Proceedings of International Technical Conference on Circuits/Systems, Computers and Communications 2
• 作者: 後藤 幸功;村山 優子;Koichiro Tanaka
• 通讯作者: Koichiro Tanaka

Development of a Dynamically Reconfigurable Hardware Platform Using General-Purpose FPGAs

使用通用 FPGA 开发动态可重构硬件平台

• 发表时间: 2005
• 期刊: Proceedings of the 20th Commemorative International Technical Conference on Circuit/Systems, Computers and Communications 2
• 作者: 川原 崇宏;田中 康一郎;佐藤 寿倫;Koichiro Tanaka
• 通讯作者: Koichiro Tanaka