大規模システムLSIのテスト・コスト削減技術に関する研究

点击翻译按钮获取中文摘要

本課題では、増加の一途を辿る「システムLSI(SOC : System-On-a-Chip)」のテスト・コストへの対処として、「大規模システムLSIのテスト・コスト削減技術」に関する研究を遂行した。具体的には、システムLSIの部品となるコアのフロアプラン制約を考慮し、システムレベル・アプローチによって、テスト・アーキテクチャ、及びテストデータを最適化し、テスト・コストを削減する新規技術を研究開発した。具体的には、以下の研究項目に対して研究を遂行した。具体的には、以下の研究項目に対して研究を遂行した。(1)コアのフロアプラン制約を考慮したテストデータ伝搬経路(TAM : Test Access Mechanism)に関する研究TAMの最適化において、コアのフロアプランを考慮したTAMが生成される工夫を施した。すなわち、目的関数をテスト時間の最小化とし、コアのフロアプラン制約を満たす数理計画モデルの開発を行った。計算用高性能UNIXサーバー及び数理計画問題最適化エンジンを用いて、開発したTAM最適化問題を解き、最低なTAMを生成した。システムLSIのTAMを最適化するソフトウェアの開発を行った。0(2)テスト・スケジューリングに関する研究テスト時間を削減するような、全てのコアのテストデータ適用順序を求めるテスト・スケジューリングに関する研究を行った。すなわち、テスト時間が最小になるように、各コアのテストデータ、TAM、およびテスト実行方法を最適にする研究を行った。テスト・スケジューリングを数理最適化問題として定義し、計算用高性能UNIXサーバーと数理計画問題最適化エンジンを用いて、最適なテスト・スケジューリングを求めた。