Study on 4-Dimensional FPGA Architectures Based on Dynamically Reconfigurable Technique

基于动态可重构技术的4维FPGA架构研究

• 批准号: 20700043
• 负责人: MIYAMOTO Naoto
• 金额: $ 1.75万
• 依托单位: Tohoku University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Young Scientists (B)
• 财政年份: 2008
• 资助国家: 日本
• 起止时间: 2008 至 2009
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-20700043/
• 关键词: リコンフィギャラブルシステム; 動的再構成; FPGA; 三次元積層; 電子デバイス・機器; Field Programmable Gate Array; システムオンチップ; 計算機システム; 設計自動化; 3次元積層

The optimal architecture of 4-dimensional FPGA, a 3-dimensional stacking of dynamically reconfigurable FPGAs, is cube structure. However, it is found that FPGA with 1000 or less tiles still has higher logic density without 3-dimensional stacking. Temporal communication module and temporal partitioning algorithm make 4-dimensional FPGA possible to emulate with the same speed performance as FPGA. Future issues will be high speed placement-and-route algorithm and thermal problem.

四维FPGA的最佳体系结构是动态可重构FPGA的3维堆叠，是立方体结构。但是，发现具有1000块瓷砖的FPGA仍然具有较高的逻辑密度，而没有3维堆叠。时间通信模块和时间分区算法使4维FPGA可能以与FPGA相同的速度性能模仿。未来的问题将是高速放置和路由算法和热问题。

项目成果

An ASIC Implementation of Phase Correlation Based on Run-Time Reconfiguration Technique

基于运行时重构技术的相位相关ASIC实现

• 发表时间: 2009
• 作者: Naoto Miyamoto;Katsuhiko Hanzawa;Tadahiro Ohmi
• 通讯作者: Tadahiro Ohmi

Statistic Evaluation for Process damage using an Array Test Pattern in a large Number of MOSFETs

使用阵列测试模式对大量 MOSFET 进行工艺损坏的统计评估

• 发表时间: 2010
• 期刊: IEEE Transaction on Electron Devices Vol.57,Issue6
• 作者: Shunichi Watabe;Akinobu Teramoto;Kenichi Abe;Takafumi Fujisawa;Naoto Miyamoto;Shigetoshi Sugawa;Tadahiro Ohmi
• 通讯作者: Tadahiro Ohmi

Delay Evaluation of 90nm CMOS Multi-Context FPGA with Shift-Register-type Temporal Communication Module for Large-Scale Circuit Emulation

用于大规模电路仿真的带有移位寄存器型时间通信模块的 90nm CMOS 多上下文 FPGA 的延迟评估

• 发表时间: 2008
• 作者: Naoto Miyamoto;Tadahiro Ohmi
• 通讯作者: Tadahiro Ohmi

Stress Induced Leakage Current and Random Telegraph Signal

应力引起的漏电流和随机电报信号

• 发表时间: 2008
• 作者: 請園智玲;田中清史;Akinobu Teramoto
• 通讯作者: Akinobu Teramoto

Statistical Evaluation for Process damage using an Array Test Pattern in a Large Number of MOSFETs

使用大量 MOSFET 中的阵列测试模式对工艺损坏进行统计评估

• 发表时间: 2010
• 期刊: IEEE Transaction on Electron Devices (未定 掲載確定)
• 作者: Shunichi Watabe;Akinobu Teramoto;Kenichi Abe;Takafumi Fujisawa;Naoto Miyamoto;Shigetoshi Sugawa;Tadahiro Ohmi;田澤源太;Soichiro Hidaka(共著);佐野健太郎;広渕崇宏;加藤弘之(共著);Shunichi Watabe
• 通讯作者: Shunichi Watabe