权益分类	功能权益	普通用户	{{item.name}}会员
{{category.name}}	{{benefitItem.name}}

Study on 4-Dimensional FPGA Architectures Based on Dynamically Reconfigurable Technique

基于动态可重构技术的4维FPGA架构研究

基本信息

批准号：
20700043
负责人：
MIYAMOTO Naoto
金额：
$ 1.75万
依托单位：
Tohoku University
依托单位国家：
日本
项目类别：
Grant-in-Aid for Young Scientists (B)
财政年份：
2008
资助国家：
日本
起止时间：
2008 至 2009
项目状态：
已结题

项目摘要

The optimal architecture of 4-dimensional FPGA, a 3-dimensional stacking of dynamically reconfigurable FPGAs, is cube structure. However, it is found that FPGA with 1000 or less tiles still has higher logic density without 3-dimensional stacking. Temporal communication module and temporal partitioning algorithm make 4-dimensional FPGA possible to emulate with the same speed performance as FPGA. Future issues will be high speed placement-and-route algorithm and thermal problem.

4维FPGA的最佳架构是动态可重构FPGA的3维堆叠，是立方体结构。然而，我们发现，具有 1000 个或更少瓦片的 FPGA 在没有 3 维堆叠的情况下仍然具有更高的逻辑密度。时域通信模块和时域划分算法使得4维FPGA能够以与FPGA相同的速度性能进行仿真。未来的问题将是高速布局布线算法和散热问题。

项目成果

期刊论文数量（0）

专著数量（0）

科研奖励数量（0）

会议论文数量（0）

专利数量（0）

A 1.6mm2 4,096 logic elements multi-context FPGA core in 90nm CMOS

采用 90nm CMOS 的 1.6mm2 4,096 个逻辑元件多上下文 FPGA 内核

DOI：
10.1109/asscc.2008.4708736
发表时间：
2008
期刊：
2008 IEEE Asian Solid-State Circuits Conference
影响因子：
0
作者：
N. Miyamoto;T. Ohmi
通讯作者：
T. Ohmi

An ASIC Implementation of Phase Correlation Based on Run-Time Reconfiguration Technique

基于运行时重构技术的相位相关ASIC实现

DOI：
发表时间：
2009
期刊：
影响因子：
0
作者：
Naoto Miyamoto;Katsuhiko Hanzawa;Tadahiro Ohmi
通讯作者：
Tadahiro Ohmi

Statistic Evaluation for Process damage using an Array Test Pattern in a large Number of MOSFETs

使用阵列测试模式对大量 MOSFET 进行工艺损坏的统计评估

DOI：
发表时间：
2010
期刊：
IEEE Transaction on Electron Devices Vol.57,Issue6
影响因子：
0
作者：
Shunichi Watabe;Akinobu Teramoto;Kenichi Abe;Takafumi Fujisawa;Naoto Miyamoto;Shigetoshi Sugawa;Tadahiro Ohmi
通讯作者：
Tadahiro Ohmi

Delay Evaluation of 90nm CMOS Multi-Context FPGA with Shift-Register-type Temporal Communication Module for Large-Scale Circuit Emulation

用于大规模电路仿真的带有移位寄存器型时间通信模块的 90nm CMOS 多上下文 FPGA 的延迟评估

DOI：
发表时间：
2008
期刊：
影响因子：
0
作者：
Naoto Miyamoto;Tadahiro Ohmi
通讯作者：
Tadahiro Ohmi

Statistical Evaluation for Process damage using an Array Test Pattern in a Large Number of MOSFETs

使用大量 MOSFET 中的阵列测试模式对工艺损坏进行统计评估

DOI：
发表时间：
2010
期刊：
IEEE Transaction on Electron Devices (未定掲載確定)
影响因子：
0
作者：
Shunichi Watabe;Akinobu Teramoto;Kenichi Abe;Takafumi Fujisawa;Naoto Miyamoto;Shigetoshi Sugawa;Tadahiro Ohmi;田澤源太;Soichiro Hidaka(共著);佐野健太郎;広渕崇宏;加藤弘之(共著);Shunichi Watabe
通讯作者：
Shunichi Watabe