权益分类	功能权益	普通用户	{{item.name}}会员
{{category.name}}	{{benefitItem.name}}

誘導結合型チップ間無線インタフェースによるシステムLSIの生産性向上に関する研究

使用电感耦合芯片间无线接口提高系统LSI生产率的研究

基本信息

批准号：
10J04694
负责人：
吉田洋一
金额：
$ 0.45万
依托单位：
Keio University
依托单位国家：
日本
项目类别：
Grant-in-Aid for JSPS Fellows
财政年份：
2010
资助国家：
日本
起止时间：
2010 至无数据
项目状态：
已结题

来源：
https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-10J04694/
关键词：
DCテスト誘導結合並列テスト送受信機ウェーハテスト

项目摘要

LSI製造におけるテストコスト削減を目指し、非接触ウェーハテストシステム開発に関する研究を行った。非接触ウェーハテストシステムとは、面積占有率の高い針を用いた接触方式のインタフェースによる有線通信を、小面積な誘導結合インタフェースによる無線通信へと置き換えたテストシステムである。誘導結合インタフェースは小面積なのでウェーハ面全体に配置することができ、並列度が高く低コストなウェーハテストを実現する。非接触ウェーハテストではDCテストも非接触に実行しなくてはならない。しかしながら、従来の誘導結合通信技術ではDCテストに必要なアナログ基準電圧を伝送することが出来ない。そのため、本年度ではアナログ基準電圧を誘導結合通信により伝送する技術を提案・開発した。送信回路は非対称パルスを送信し、受信回路は受信したパルス毎に出力電圧を一定値だけ変化させる方式である。したがって、送信パルスの数を変えることでアナログ基準電圧を自由に設定可能である。また、フィードバックチャネルを用いてデジタル補正を行い、製造ばらつきを補正して基準値の精度を高めている。90nmCMOSプロセスを用いたチップ試作による評価で、0.15～1.1Vの範囲で6bitの分解能の基準値を伝送できることを実証した。本年度までに提案した研究成果を、電子機器に広く応用されている小型のマイクロコントローラに適用した場合、テストコストを従来の1/10程度まで削減できる見積もりである。本研究成果を、2010年10月にIEEE Journal of Solid-State Circuitsにて発表した。

LSI production process reduction, non-contact process development research Non-contact communication system, high area occupancy, contact mode, wired communication system, small area induction system, wireless communication system The induction combination is small in area and high in juxtaposition. No contact, no contact, no contact. In addition, the induction and communication technology is necessary for the transmission of reference voltage. This year, the company has launched a series of technical proposals and developments for the integration of communication with reference voltage induction. The transmission circuit is not called the transmission circuit, and the reception circuit is called the output voltage. It is possible to set the reference voltage freely. The accuracy of the reference value is high. 90 nm CMOS chip is used in the test operation, and the standard value of the resolution energy of 6 bits in the range of 0.15~1.1V is verified. This year's research results are expected to be reduced by 1/10 in the field of electronic equipment. The results of this research were published in the IEEE Journal of Solid-State Circuits in October 2010.