Study on architecture of high-performance computers

高性能计算机体系结构研究

基本信息

  • 批准号:
    22500045
  • 负责人:
  • 金额:
    $ 2.66万
  • 依托单位:
  • 依托单位国家:
    日本
  • 项目类别:
    Grant-in-Aid for Scientific Research (C)
  • 财政年份:
    2010
  • 资助国家:
    日本
  • 起止时间:
    2010 至 2012
  • 项目状态:
    已结题

项目摘要

I studied computer architecture that exploits memory-levelparallelism (MLP) to suppress performance degradation due to slow main memory. MLP is to parallelize memory accesses. I proposed two schemes. One is a virtual reorder buffer scheme that virtually increases the number of instructions a processor supports, and promotes MLP with suppressing cost increase. Another is a dynamic instruction window resizing scheme that enlarges the hardware supporting a large number of instructions, but adaptively resizes the size of the hardware to suppress the adverse effect due to this, i.e., the degradation of the clock speed and difficulty of instruction-level parallelism exploitation. Our evaluation results show that the virtual reorder buffer and the dynamic resizing schemes achieve performance improvement by 35% and 45% over those of the conventional processor, respectively.
我研究了利用内存级并行性(MLP)来抑制由于主存速度慢而导致的性能下降的计算机体系结构。MLP是将内存访问并行化。我提出了两个方案。一种是虚拟重新排序缓冲方案,它虚拟地增加了处理器支持的指令数量,并在抑制成本增加的情况下促进了MLP。另一种是动态指令窗口调整方案,它扩大了支持大量指令的硬件,但自适应地调整硬件的大小,以抑制由此造成的不利影响,即时钟速度下降和指令级并行性开发的困难。我们的评估结果表明,虚拟重排序缓冲区和动态调整大小方案分别比传统处理器的性能提高了35%和45%。

项目成果

期刊论文数量(0)
专著数量(0)
科研奖励数量(0)
会议论文数量(0)
专利数量(0)
リオーダ・バッファのハードウェア量と消費エネルギーの削減
减少重排序缓冲区硬件和能源消耗
  • DOI:
  • 发表时间:
    2010
  • 期刊:
  • 影响因子:
    0
  • 作者:
    甲良祐也;ほか;甲良祐也,安藤秀樹;岩原佑磨,安藤秀樹
  • 通讯作者:
    岩原佑磨,安藤秀樹
L1 データ・キャッシュ・ミスに着目した命令発行キューの動的リサイジング
动态调整指令发出队列的大小,重点关注 L1 数据缓存未命中
  • DOI:
  • 发表时间:
    2012
  • 期刊:
  • 影响因子:
    0
  • 作者:
    有松優;塩谷亮太;安藤秀樹
  • 通讯作者:
    安藤秀樹
Evaluation of Issue Queue Delay: Banking Tag RAM and Identifying Correct Critical Path
问题队列延迟评估:银行标签 RAM 和识别正确的关键路径
  • DOI:
  • 发表时间:
    2011
  • 期刊:
  • 影响因子:
    0
  • 作者:
    K. Yamaguchi;Y. Kora;and H. Ando
  • 通讯作者:
    and H. Ando
Register File Size Reduction through Instruction Pre-Execution Incorporating Value Prediction
通过指令预执行结合值预测来减少寄存器文件大小
  • DOI:
  • 发表时间:
    2010
  • 期刊:
  • 影响因子:
    0.7
  • 作者:
    花房秀光;小寺晋;木内俊介;山崎勇輔;福間慎治;森眞一郎;Y. Tanaka and H. Ando
  • 通讯作者:
    Y. Tanaka and H. Ando
動的な資源のリサイジングを組み合わせたデュアルターボブースト
双 Turbo Boost 与动态资源调整相结合
  • DOI:
  • 发表时间:
    2012
  • 期刊:
  • 影响因子:
    0
  • 作者:
    山口恭平;塩谷亮太;安藤秀樹
  • 通讯作者:
    安藤秀樹
{{ item.title }}
{{ item.translation_title }}
  • DOI:
    {{ item.doi }}
  • 发表时间:
    {{ item.publish_year }}
  • 期刊:
  • 影响因子:
    {{ item.factor }}
  • 作者:
    {{ item.authors }}
  • 通讯作者:
    {{ item.author }}

数据更新时间:{{ journalArticles.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ monograph.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ sciAawards.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ conferencePapers.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ patent.updateTime }}

ANDO Hideki其他文献

ANDO Hideki的其他文献

{{ item.title }}
{{ item.translation_title }}
  • DOI:
    {{ item.doi }}
  • 发表时间:
    {{ item.publish_year }}
  • 期刊:
  • 影响因子:
    {{ item.factor }}
  • 作者:
    {{ item.authors }}
  • 通讯作者:
    {{ item.author }}

{{ truncateString('ANDO Hideki', 18)}}的其他基金

Functional analyses of newborn neurons in CNS by Cereblon overexpression
通过 Cereblon 过表达对中枢神经系统新生神经元进行功能分析
  • 批准号:
    24650231
  • 财政年份:
    2012
  • 资助金额:
    $ 2.66万
  • 项目类别:
    Grant-in-Aid for Challenging Exploratory Research
Study on architectures of high-performance computers
高性能计算机体系结构研究
  • 批准号:
    19500041
  • 财政年份:
    2007
  • 资助金额:
    $ 2.66万
  • 项目类别:
    Grant-in-Aid for Scientific Research (C)
Research on high-performance microprocessor with distributed instruction-level parallelism
分布式指令级并行高性能微处理器的研究
  • 批准号:
    10680348
  • 财政年份:
    1998
  • 资助金额:
    $ 2.66万
  • 项目类别:
    Grant-in-Aid for Scientific Research (C)
{{ showInfoDetail.title }}

作者:{{ showInfoDetail.author }}

知道了