Study on architectures of high-performance computers

高性能计算机体系结构研究

• 批准号: 19500041
• 负责人: ANDO Hideki
• 金额: $ 2.5万
• 依托单位: Nagoya University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Scientific Research (C)
• 财政年份: 2007
• 资助国家: 日本
• 起止时间: 2007 至 2009
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-19500041/
• 关键词: データ; プリフェッチ; マイクロプロセッサ

This study proposed a data prefetch scheme that suppresses performance degradation due to slow main memory. Here, prefetching moves data from main memory to a cache before a processor requires them. Although many studies have been carried out, they are successful only for regular patterns like array accesses, which are highly predictable. On the other hand, this study proposed a general prefetch scheme, which allows to successfully handle various data access patters including irregular patterns.

本研究提出一种数据预取方案，以抑制因主存速度慢而导致的性能下降。在这里，预取在处理器需要数据之前将数据从主存移动到缓存中。尽管已经进行了许多研究，但它们仅在像数组访问这样的常规模式下是成功的，这是高度可预测的。另一方面，本研究提出了一种通用的预取方案，该方案可以成功地处理各种数据访问模式，包括不规则模式。

项目成果

命令発行キューの深いパイプライン化

指令发出队列的深度流水线

• 发表时间: 2008
• 作者: 加藤伸幸;安藤秀樹
• 通讯作者: 安藤秀樹

選択的先行実行による物理レジスタ2段階解放方式の低消費電力化

采用选择性预执行的低功耗物理寄存器两阶段释放方法

• 发表时间: 2008
• 作者: 兵藤一永;ほか
• 通讯作者: ほか

Data Prefetching and Address Pre-Calculation through Instruction Pre-Execution with Two-Step Physical Register Deallocation

通过两步物理寄存器释放指令预执行进行数据预取和地址预计算

• 发表时间: 2007
• 作者: A. Yamamoto;et. al.
• 通讯作者: et. al.

命令発行キューの遅延時間評価

指令发出队列延迟时间评估

• 发表时间: 2010
• 作者: 甲良祐也;ほか
• 通讯作者: ほか

命令発行キューの深いパイプライン化のための投機発行

指令发布队列深度流水线的推测问题

• 发表时间: 2009
• 作者: 加藤伸幸;安藤秀樹
• 通讯作者: 安藤秀樹