メタルゲートの応力に起因したばらつきの評価に関する研究

点击翻译按钮获取中文摘要

ゲートスタックの作製に不可欠なポリシリコンの成膜装置が震災により損傷し、さらに当該装置の主要パーツである石英炉心管を製造する工場が東北にあった関係で、装置の復旧が11月までずれ込んだ。この影響により、新規デバイスの作製が滞り、実験に大きな支障をきたした。当初の計画では、「FinFETの電気特性ばらつきに対する応力の影響」を評価する予定であったが、若干計画を修正し、震災直前までに作製を終えていたデバイスの電気特性の解析に注力した。特に今年度は、「メタルゲート起因の応力がFinFETの電気特性に与える影響」にフォーカスした研究を行った。まずは、Poly-Si/PVD TiNスタックゲートFinFETの電気特性に対するFin高さ(H_<fin>)の影響を評価した。H_<fin>向上により増強された引張ひずみに起因して、電子移動度が増加することを見出した。短チャネル領域では、ゲート長(L_g)縮小に伴い高H_<fin>の優位性が薄れI_<on>が低下するが、その原因が拡がり抵抗(R_<sp>)の増加にあることを明らかにした。さらにペルグロム・プロットを用いたV_<th>ばらつきの評価により、H_<fin>向上によりV_<th>ばらつきが増大することを明らかにし、その改善にはチャネルやゲート電極のエッチング技術の改善やコンフォーマルなドーピング技術の導入、H_<fin>の最適化などが必要であることを示した。続いて、ALD-及びPVD-TiNゲートFinFETを作製し、TiNゲートスタックプロセスが及ぼすFinFETの移動度やV_<th>ばらつきへの影響を包括的に評価した。TDMAT原料により成膜したALD TiNを世界で初めてFinFETのゲート電極材料として用いた。ALD TiNをFinFETのゲート電極に用いることで、TiNゲートの段差被覆性が向上することを実証した。ALD-TiNゲートFinFETの移動度は長チャネル領域で劣化するが、L_g<500nmの領域においてはPVD-TiNゲートFinFETのものと同等であることが分かった。これはTiNの膜密度の差に起因したストレス効果に原因があると説明することができる。膜中に内包する炭素の影響によりTDMATによるALD TiNの粒形は小さく、そのことがALD-TiNゲートFinFETの低V_<th>ばらつきに貢献していることを明らかにした。