世界最速を実現するメニーコアプロセッサの正確なキャッシュ構成シミュレーション技術
全球最快多核处理器的精确缓存配置模拟技术
基本信息
- 批准号:12J04385
- 负责人:
- 金额:$ 1.73万
- 依托单位:
- 依托单位国家:日本
- 项目类别:Grant-in-Aid for JSPS Fellows
- 财政年份:2012
- 资助国家:日本
- 起止时间:2012-04-01 至 2015-03-31
- 项目状态:已结题
- 来源:
- 关键词:
项目摘要
組込みシステムではキャッシュメモリが全体の性能に大きく影響を与える。システムに対し最適なキャッシュメモリを選択するため、設計時にキャッシュメモリの大きさや構成パラメータから性能を見積もる必要がある。キャッシュメモリの性能を調べるためメモリアクセスの履歴であるトレースデータを用いてシミュレーションを行い、キャッシュヒット回数とキャッシュミス回数を数える。キャッシュヒット回数とキャッシュミス回数は遅延速度や消費エネルギーを見積もるデータとなる。すべてのパラメータ構成の中で最も良い構成を探索することをキャッシュ構成シミュレーションと呼ぶ。キャッシュ構成シミュレーションは時間がかかるのでシミュレーション高速化手法を研究する。マルチコアプロセッサではキャッシュメモリのコヒレント制御を行うため、正確なシミュレーションを行うと動作が複雑になる。マルチコアプロセッサの正確なシミュレーションとして従来のキャッシュヒット・キャッシュミスに代わり、より正確な見積もりを可能とするため,マルチコアプロセッサのキャッシュメモリにおいて起き得る状況を列挙し、これを測定すべき状況として定義した。状況が発生した回数を数え上げることがマルチコアプロセッサにおけるキャッシュ構成シミュレーションである。マルチコアプロセッサの正確なシミュレーションを実現し、キャッシュメモリの状態を同時に表現するデータ構造を用いて、従来手法に比べて5倍の高速化を達成した。
The group has a large impact on the overall performance. The best choice for the design of the system is the design of the system, and the design of the system is necessary for the performance of the system. The performance of the game is adjusted to the number of games. The number of times a person can go back to work, the number of times a person can go back to work. Let's explore the best composition among the various media compositions in the world and discuss the composition of the system. A study on the high speed method of the system The first step is to correct the error and correct the error. The correct answer to this question is: The number of times the situation occurred was increased. The correct solution of the problem can be realized, and the problem can be solved simultaneously by using the solution structure and the solution method.
项目成果
期刊论文数量(0)
专著数量(0)
科研奖励数量(0)
会议论文数量(0)
专利数量(0)
A High-speed Trace-driven Cache Configuration Simulator for Dual-core Processor L1 Caches
用于双核处理器 L1 高速缓存的高速跟踪驱动的高速缓存配置模拟器
- DOI:
- 发表时间:2013
- 期刊:
- 影响因子:0
- 作者:Masashi Tawada;Masao Yanagisawa;Nozomu Togawa
- 通讯作者:Nozomu Togawa
不揮発メモリの書き込み削減手法のための小面積なエンコーダ/デコーダ回路構成
用于非易失性存储器写减少方法的小面积编码器/解码器电路配置
- DOI:
- 发表时间:2014
- 期刊:
- 影响因子:0
- 作者:多和田雅師;木村晋二;柳澤政生;戸川望
- 通讯作者:戸川望
最大ハミング距離を制限した符号とこれを用いた不揮発メモリの書き込み削減手法
具有有限最大汉明距离的代码以及使用该代码的非易失性存储器的写入减少方法
- DOI:
- 发表时间:2013
- 期刊:
- 影响因子:0
- 作者:鹿野早苗;米田恭子;吉田天士;北村崇行;大福高史;井上喬祐;福山宥斗;高尾郷介;左子芳彦;多和田雅師
- 通讯作者:多和田雅師
不揮発メモリを対象とした書き込み削減手法のエネルギー評価
非易失性存储器写减少方法的能量评估
- DOI:
- 发表时间:2012
- 期刊:
- 影响因子:0
- 作者:鹿野早苗;米田恭子;吉田天士;北村崇行;大福高史;井上喬祐;福山宥斗;高尾郷介;左子芳彦;多和田雅師;多和田雅師
- 通讯作者:多和田雅師
2コアプロセッサを対象とする正確で高速なヘテロL1キャッシュシミュレーション
准确快速的2核处理器异构L1缓存模拟
- DOI:
- 发表时间:2012
- 期刊:
- 影响因子:0
- 作者:鹿野早苗;米田恭子;吉田天士;北村崇行;大福高史;井上喬祐;福山宥斗;高尾郷介;左子芳彦;多和田雅師;多和田雅師;多和田雅師
- 通讯作者:多和田雅師
{{
item.title }}
{{ item.translation_title }}
- DOI:
{{ item.doi }} - 发表时间:
{{ item.publish_year }} - 期刊:
- 影响因子:{{ item.factor }}
- 作者:
{{ item.authors }} - 通讯作者:
{{ item.author }}
数据更新时间:{{ journalArticles.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ monograph.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ sciAawards.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ conferencePapers.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ patent.updateTime }}
多和田 雅師其他文献
多和田 雅師的其他文献
{{
item.title }}
{{ item.translation_title }}
- DOI:
{{ item.doi }} - 发表时间:
{{ item.publish_year }} - 期刊:
- 影响因子:{{ item.factor }}
- 作者:
{{ item.authors }} - 通讯作者:
{{ item.author }}
{{ truncateString('多和田 雅師', 18)}}的其他基金
秘密情報の抜き取りに耐性を持つイジングモデル暗号化に関する研究
抗秘密信息提取的Ising模型加密研究
- 批准号:
20K19803 - 财政年份:2020
- 资助金额:
$ 1.73万 - 项目类别:
Grant-in-Aid for Early-Career Scientists
相似海外基金
超効率近似計算アーキテクチャを実現する適応型アプロキシメイト・メモリシステム
实现超高效近似计算架构的自适应近似存储系统
- 批准号:
21J11687 - 财政年份:2021
- 资助金额:
$ 1.73万 - 项目类别:
Grant-in-Aid for JSPS Fellows
Real Time OS with Caching System on Mobile Distributed Environment
移动分布式环境下带有缓存系统的实时操作系统
- 批准号:
20K11755 - 财政年份:2020
- 资助金额:
$ 1.73万 - 项目类别:
Grant-in-Aid for Scientific Research (C)
Design Space Exploration of Future Microprocessors using the post CMOS devices
使用后 CMOS 器件的未来微处理器的设计空间探索
- 批准号:
15K12000 - 财政年份:2015
- 资助金额:
$ 1.73万 - 项目类别:
Grant-in-Aid for Challenging Exploratory Research
A Universal Memory Architecture Based on Device-Architecture Co-Design
基于器件架构协同设计的通用存储器架构
- 批准号:
25280012 - 财政年份:2013
- 资助金额:
$ 1.73万 - 项目类别:
Grant-in-Aid for Scientific Research (B)
Application-Aware Highly Hierarchical Memory Architecture
应用感知的高度分层内存架构
- 批准号:
24650018 - 财政年份:2012
- 资助金额:
$ 1.73万 - 项目类别:
Grant-in-Aid for Challenging Exploratory Research
Highly parallel instruction set extensions for motion estimation
用于运动估计的高度并行指令集扩展
- 批准号:
24500059 - 财政年份:2012
- 资助金额:
$ 1.73万 - 项目类别:
Grant-in-Aid for Scientific Research (C)
メニーコア時代のHW/SW研究を加速するスケーラブルなHWシミュレータの開発
开发可扩展的硬件模拟器,以加速众核时代的硬件/软件研究
- 批准号:
11J09632 - 财政年份:2011
- 资助金额:
$ 1.73万 - 项目类别:
Grant-in-Aid for JSPS Fellows
Improvement of power efficiency and performance of super parallel processors by application of data compression technology
应用数据压缩技术提高超级并行处理器的功效和性能
- 批准号:
23700052 - 财政年份:2011
- 资助金额:
$ 1.73万 - 项目类别:
Grant-in-Aid for Young Scientists (B)
素子特性のばらつき増大による設計困難性を緩和する設計容易化手法に関する研究
研究简化设计方法,以减轻由于器件特性变化增加而导致的设计困难
- 批准号:
10J02357 - 财政年份:2010
- 资助金额:
$ 1.73万 - 项目类别:
Grant-in-Aid for JSPS Fellows
3次元集積化実装時代の超高帯域幅ベクトルプロセッサアーキテクチャの創出
打造3D集成实现时代超高带宽矢量处理器架构
- 批准号:
09J07908 - 财政年份:2009
- 资助金额:
$ 1.73万 - 项目类别:
Grant-in-Aid for JSPS Fellows