素子特性のばらつき増大による設計困難性を緩和する設計容易化手法に関する研究

点击翻译按钮获取中文摘要

素子特性のばらつきは製造時に発生し,動作時に掛かる様々なストレスによって特性が劣化する.トランジスタサイズの微細化に伴い,ばらつきや劣化の影響が大きくなると要求仕様を満たすための設計制約が厳しくなり設計が困難となる.したがって素子特性のばらつきや劣化による特性変動を抑制することは重要である.本年度は経年劣化の一つである負バイアス温度不安定性(NBTI : Negative Bias Temperature Instability)に焦点をあてた.NBTIはPMOSトランジスタの閾値電圧を負方向に変動させる.集積回路の中で多用されるレジスタファイルやキャッシュに用いられるSRAMセルでNBTIが発生するとSRAMセルの読出し動作の安定性(SNM : Static Noise Margin)を低下させるためSNM低下の抑制手法を検討した.SRAMセルのSNM低下を抑制するためにNBTIがPMOSトランジスタの動作に依存して閾値電圧を変動させる特性(ストレス・リカバリ特性)に着目した.SRAMセルを構成するPMOSトランジスタのストレス状態を短くすることでSNM低下の抑制を試みた.回路シミュレーションにより,ストレスとリカバリを繰り返す周期が10msec以下で,SRAMセルに同一の値を保持する確率が20%～80%の時にSRAMセルのSNM低下を抑制できることが明らかとなった.以上の結果から,SRAMセルで保持される値を定期的に反転することでSNM低下を抑制できると結論づけた.次に,レジスタファイルの高いアクセス頻度を利用してShort Term Cell-flipping Technique (STCF)とSTCF on Read and Writeと呼ぶ値反転による劣化抑制手法を提案した.これによりメモリアクセスの増加を抑えつつ効果的にSNM性低下を抑制できることをシミュレーションにより確認した.また,キャッシュメモリに対しても動作の解析を行い,連想度を増やすことでキャッシュアクセスの偏りが解消されNBTI起因の劣化が著しいSRAMセル数を削減できることを明らかにした.以上の結果より,システムレベルで局所的なメモリアクセスを解消することでNBTI起因の読出し動作の安定性を効果的にかつ低コストに抑制できることが明らかとなった.