スケーラブルRF CMOSトランシーバに関する研究

点击翻译按钮获取中文摘要

RF CMOSトランシーバを設計のために必ず必要なものとしては, 実際のRF信号を生成する周波数シンセサイザがある. そのシンセサイザは一般的にインダクタとコンダクタの共振を用いて信号を生成するために面積が大きいというのが問題として挙げられてきた. 本研究では, まずその周波数シンセサイザのスケーラブル化・高性能化のために, トランジスタのみの構成であるリング発振回路と注入同期を用いている. 平成25年度には, 昨年度に試作したシンセサイザを評価し, 論文投稿のために結果をまとめていた.もう一つの研究実施計画であった「周波数シンセサイザのスケーラブル・高性能化に向け, TDC, ディジタルフィルタなどのディジタル回路技術と, 注入同期回路技術などのアナログ技術を組み合わせる新しいアーキテクチャを考案」に関してはTDCやディジタルフィルタの設計までは至ってないものの, VbrilogやVHDLなどを用いたディジタル設計技術を身につけることができた. また, ディジタル制御のためにSPI (Serial Peripheral Interface)をシンセサイザに内臓し, アナログ制御端子をなくしたのも今年度の成果の一つである.他にも, 注入同期技術とリング発振回路のみで構成された新たな送信機アーキテクチャを提案し, 論文を投稿した.最終目標であるスケーラブルRF CMOSトランシーバも進捗しており, 65nmCMOSプロセスを用いてトランシーバのプロトタイプを設計・試作を行った. 現在, トランシーバモジュールの評価を行っており, 論文投稿を準備中である.